特許
J-GLOBAL ID：201303021838805634
フラッシュメモリベースのデータ記憶のための順応ECC技術
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
矢口 太郎
公報種別：公表公報
出願番号（国際出願番号）：特願2013-536786
公開番号（公開出願番号）：特表2013-542533
出願日： 2011年10月26日
公開日（公表日）： 2013年11月21日
要約：
【解決手段】 フラッシュメモリとともに使用される順応ECC技術は、フラッシュメモリ寿命、信頼性、性能、および/または記憶容量の改善を可能にする。本技術は、様々な符号化率および/または様々な符号長を備えるECCスキーム(異なる誤り訂正能力を提供する)、ならびに(専用ハードウェア論理ブロックなどを通じた)誤り統計収集または追跡のセットを含む。本技術は、さらに、1若しくはそれ以上のECCスキームにしたがった符号化または復号、ならびに少なくとも部分的に誤り統計収集または追跡からの(専用誤り統計収集または追跡ハードウェア論理ブロックからの入力を受け付けるハードウェア論理順応コーデックを通じてなど)情報に基づいて、1若しくはそれ以上の前記ECCスキームの間で符号化または復号の動的な切り替えを行うことを含む。本技術はさらに、経時的に様々な動作モードで(たとえば、MLCページまたはSLCページとして)前記フラッシュメモリの一部分(たとえばページまたはブロック)を選択的に動作させることを含む。 【選択図】 図1
請求項（抜粋）：
システムであって、
フラッシュメモリの一部分へのアクセスにおける生ビット誤り率(BER)を動的に決定する誤り統計収集および追跡手段と、
複数の誤り訂正符号の中から選択された1つにしたがって符号化を行い、さらに少なくとも部分的に前記生BERに基づいて前記動的に選択された誤り訂正符号を動的に決定する順応(adaptive)符号化手段と、
を有するシステム。
IPC (2件)：
FI (3件)：
G06F12/16 320F
, G06F12/16 320G
, H03M13/35
5B018GA02
, 5B018HA14
, 5B018KA01
, 5B018MA22
, 5B018NA06
, 5B018PA03
, 5B018QA16
, 5J065AD11
