特許
J-GLOBAL ID:201303031017754131

半導体チップおよび半導体パッケージ

発明者:
出願人/特許権者:
代理人 (3件): 稲岡 耕作 ,  川崎 実夫 ,  京村 順二
公報種別:公開公報
出願番号(国際出願番号):特願2011-256714
公開番号(公開出願番号):特開2013-115054
出願日: 2011年11月24日
公開日(公表日): 2013年06月10日
要約:
【課題】複数の電極パッド間の短絡を確実に防止することができ、従来に比べて信頼性の高い半導体チップおよびそれを備える半導体パッケージを提供すること。【解決手段】半導体基板11と、半導体基板11上に形成された層間絶縁膜12と、層間絶縁膜12上に形成された複数の電極パッド9と、層間絶縁膜12上に形成されたポリイミドからなる表面保護膜14であって、各電極パッド9を露出させるパッド開口22が形成された表面保護膜14とを含む半導体パッケージ1において、表面保護膜14において隣り合う電極パッド9の間に、当該隣り合う電極パッド9が同一のポリイミドに接しないように、表面保護膜14を選択的に除去したスリット開口23を形成する。【選択図】図4
請求項(抜粋):
半導体基板と、 前記半導体基板上に形成された下層絶縁膜と、 前記下層絶縁膜上に形成された複数の電極パッドと、 前記下層絶縁膜上に形成されたポリイミドからなる表面保護膜であって、各前記電極パッドを露出させるパッド開口が形成された表面保護膜とを含み、 前記表面保護膜において隣り合う前記電極パッドの間には、当該隣り合う前記電極パッドが同一のポリイミドに接しないように、前記表面保護膜を選択的に除去した除去領域が形成されている、半導体チップ。
IPC (1件):
H01L 21/60
FI (2件):
H01L21/60 301P ,  H01L21/92 604S
Fターム (2件):
5F044AA02 ,  5F044EE08
引用特許:
審査官引用 (6件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願2007-029861   出願人:松下電器産業株式会社
  • 半導体集積回路装置及びその製造方法
    公報種別:公開公報   出願番号:特願平10-360336   出願人:日本電気株式会社
  • 特開平3-286541
全件表示

前のページに戻る