特許
J-GLOBAL ID:201303032958391916

炭化珪素半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 松本 洋一
公報種別:公開公報
出願番号(国際出願番号):特願2012-009372
公開番号(公開出願番号):特開2013-149798
出願日: 2012年01月19日
公開日(公表日): 2013年08月01日
要約:
【課題】ゲート-コレクタ間のゲート容量の増加を抑え、オン抵抗の増大を抑えながら、スイッチング損失を低減することができる炭化珪素半導体装置を提供すること。【解決手段】高不純物濃度のp型炭化珪素半導体基板1と、該基板1の一方の表面上に積層されるn型ドリフト層2と、該ドリフト層2の表面側内部に該ドリフト層2を上下2層に二分するように配置され該ドリフト層2よりも高不純物濃度のn型のキャリアストレージ層3と、前記二分されたドリフト層2の表面側ドリフト層4に配置されるp型ベース領域5と、該p型ベース領域5の表面層に配置されるn型エミッタ領域6と、前記p型ベース領域5の表面上と、該ベース領域5に対して側面で隣接し前記キャリアストレージ層3に対しては主面で接触する前記表面側ドリフト層4の表面上とにゲート絶縁膜8を介して配置されるゲート電極9と、を備える。【選択図】 図1
請求項(抜粋):
高不純物濃度の第1導電型炭化珪素半導体基板と、 該基板の一方の表面上に積層される第2導電型ドリフト層と、 該ドリフト層の表面側内部に該ドリフト層を上下2層に二分するように中間に配置され該ドリフト層よりも高不純物濃度の第2導電型のキャリアストレージ層と、 前記二分されたドリフト層の表面側ドリフト層に配置される第1導電型ベース領域と、 該第1導電型ベース領域の表面層に配置される第2導電型エミッタ領域と、 前記第1導電型ベース領域の表面上と、該ベース領域に対して側面で隣接し前記キャリアストレージ層に対しては下面で接触する前記表面側ドリフト層の表面上とにゲート絶縁膜を介して配置されるゲート電極と、 を備えることを特徴とする炭化珪素半導体装置。
IPC (3件):
H01L 29/78 ,  H01L 29/12 ,  H01L 29/739
FI (6件):
H01L29/78 652H ,  H01L29/78 652T ,  H01L29/78 652J ,  H01L29/78 655A ,  H01L29/78 655B ,  H01L29/78 653A
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る