特許
J-GLOBAL ID:201303036765817733
半導体基板の製造方法および半導体基板
発明者:
,
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
森本 直之
公報種別:公開公報
出願番号(国際出願番号):特願2012-041178
公開番号(公開出願番号):特開2013-179121
出願日: 2012年02月28日
公開日(公表日): 2013年09月09日
要約:
【課題】転位密度の低減を図るとともに、単位時間当たりの処理量を向上することができる半導体基板の製造方法を提供する。【解決手段】少なくとも最表層に単結晶のSiCが存在するベース基板上に所定のGaN成膜温度でGaN層を成膜する半導体基板の製造方法であって、 上記SiC上にGaN成膜温度よりも高温下でAlxInyGa1-x-yN(0<x≦1,0≦y≦1,x+y≦1)層を成膜したのちGaN成膜温度でGaNを成膜する第1工程を行い、 GaN成膜温度よりも低温下でAlxInyGa1-x-yN(0<x≦1,0≦y≦1,x+y≦1)層を成膜したのちGaN成膜温度でGaNを成膜する第2工程を行い、 上記第2工程におけるAlxInyGa1-x-yN(0<x≦1,0≦y≦1,x+y≦1)層を成膜する温度を少なくとも800°C以上とした。【選択図】図1
請求項(抜粋):
少なくとも最表層に単結晶のSiCが存在するベース基板上に所定のGaN成膜温度でGaN層を成膜する半導体基板の製造方法であって、
上記SiC上にGaN成膜温度よりも高温下でAlxInyGa1-x-yN(0<x≦1,0≦y≦1,x+y≦1)層を成膜したのちGaN成膜温度でGaNを成膜する第1工程を行い、
GaN成膜温度よりも低温下でAlxInyGa1-x-yN(0<x≦1,0≦y≦1,x+y≦1)層を成膜したのちGaN成膜温度でGaNを成膜する第2工程を行い、
上記第2工程におけるAlxInyGa1-x-yN(0<x≦1,0≦y≦1,x+y≦1)層を成膜する温度を少なくとも800°C以上としたことを特徴とする半導体基板の製造方法。
IPC (1件):
FI (1件):
Fターム (18件):
5F152LL03
, 5F152LM09
, 5F152LN03
, 5F152LN05
, 5F152MM18
, 5F152NN03
, 5F152NN04
, 5F152NN05
, 5F152NN09
, 5F152NN10
, 5F152NN13
, 5F152NN14
, 5F152NN15
, 5F152NN29
, 5F152NP02
, 5F152NP09
, 5F152NP13
, 5F152NQ09
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る