特許
J-GLOBAL ID:201303040340909402
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (3件):
森 哲也
, 小西 恵
, 田中 秀▲てつ▼
公報種別:公開公報
出願番号(国際出願番号):特願2012-035138
公開番号(公開出願番号):特開2013-172001
出願日: 2012年02月21日
公開日(公表日): 2013年09月02日
要約:
【課題】シリコン基板に形成されるMOSトランジスタの閾値電圧のばらつきを低減できるようにした半導体装置の製造方法を提供する。【解決手段】シリコン基板1上にスルー酸化膜5を形成する工程と、スルー酸化膜5を介してシリコン基板1にボロンイオン(B+)をイオン注入する工程と、スルー酸化膜5をエッチングして薄膜化する工程と、薄膜化されたスルー酸化膜5をシリコン基板1上に残した状態で、シリコン基板1をアンモニア過水を含む薬液を用いて洗浄する工程と、シリコン基板1を洗浄した後で、シリコン基板1上からスルー酸化膜5を除去して、シリコン基板1の表面を露出させる工程と、シリコン基板1の露出した表面にMOSトランジスタ30を形成する工程と、を含む。【選択図】図2
請求項(抜粋):
シリコン基板上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を介して前記シリコン基板に不純物を導入する工程と、
前記シリコン酸化膜をエッチングして薄膜化する工程と、
薄膜化された前記シリコン酸化膜を前記シリコン基板上に残した状態で、前記シリコン基板をアンモニア水及び過酸化水素水を含む薬液を用いて洗浄する工程と、
前記シリコン基板を洗浄した後で、前記シリコン基板上から前記シリコン酸化膜を除去して、前記シリコン基板の表面を露出させる工程と、
前記シリコン基板の露出した表面にMOSトランジスタを形成する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (5件):
H01L 21/336
, H01L 29/78
, H01L 21/304
, H01L 21/823
, H01L 27/06
FI (4件):
H01L29/78 301H
, H01L21/304 647Z
, H01L29/78 301F
, H01L27/06 102A
Fターム (27件):
5F048AA07
, 5F048AB10
, 5F048AC10
, 5F048BA01
, 5F048BB14
, 5F048BD04
, 5F048BG12
, 5F140AA06
, 5F140AB10
, 5F140BA01
, 5F140BC06
, 5F140BE02
, 5F140BE03
, 5F157AA28
, 5F157AA29
, 5F157AA73
, 5F157AA93
, 5F157AB02
, 5F157AB03
, 5F157AC01
, 5F157BB01
, 5F157BB11
, 5F157BC53
, 5F157BE23
, 5F157BE33
, 5F157DA21
, 5F157DB54
引用特許:
前のページに戻る