特許
J-GLOBAL ID：201303044118387290

炭化ケイ素半導体装置の製造方法

発明者：
岡本 光央

岡本 光央 について

, 
巻渕 陽一

巻渕 陽一 について

, 
福田 憲司

福田 憲司 について


出願人/特許権者：
独立行政法人産業技術総合研究所

独立行政法人産業技術総合研究所 について

, 
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2012-018593
公開番号（公開出願番号）：特開2013-157544
出願日： 2012年01月31日
公開日（公表日）： 2013年08月15日
要約：
【課題】炭化ケイ素半導体の(000-1)面、(11-20)面をウェット雰囲気で酸化して得られた絶縁膜上にポシリコンを成膜しても、終端している水素あるいは水酸基の脱離によるMOS界面の界面準位密度の増加を抑制し、高いチャネル移動度を実現する。【解決手段】炭化ケイ素半導体の(000-1)面上、あるいは(11-20)面上に、少なくとも酸素と水分を含むガス中で熱酸化を行い、炭化ケイ素半導体の面上に接するようにゲート絶縁膜を形成する工程と、該ゲート絶縁膜の上に減圧CVD法でポリシリコンのゲート導電膜を成膜する工程とを有する炭化ケイ素半導体装置の製造方法において、ゲート導電膜の成膜装置内での成膜前の温度安定のための待機時の雰囲気、及び、成膜後のプロセスガスの置換に、水素、あるいは、不活性ガスと水素の混合ガスを用いる。【選択図】 図2
請求項（抜粋）：
炭化ケイ素半導体の(000-1)面上、あるいは(11-20)面上に、少なくとも酸素と水分を含むガス中で熱酸化を行い、前記炭化ケイ素半導体の面上に接するようにゲート絶縁膜を形成する工程と、該ゲート絶縁膜の上に減圧CVD法でポリシリコンのゲート導電膜を成膜する工程とを有する炭化ケイ素半導体装置の製造方法において、 前記ゲート導電膜の成膜装置内での成膜前の温度安定のための待機時の雰囲気、及び、成膜後のプロセスガスの置換に、水素、あるいは、不活性ガスと水素の混合ガスを用いることを特徴とする炭化ケイ素半導体装置の製造方法。
IPC (9件)：
H01L 21/285 ,  H01L 21/28 ,  H01L 29/12 ,  H01L 29/78 ,  H01L 21/336 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 21/316 ,  H01L 21/205
FI (10件)：
H01L21/285 C ,  H01L21/28 301B ,  H01L29/78 652T ,  H01L29/78 652K ,  H01L29/78 658F ,  H01L29/78 301B ,  H01L21/28 301A ,  H01L29/58 G ,  H01L21/316 S ,  H01L21/205
Fターム (40件)：
4M104AA03 ,  4M104BB01 ,  4M104BB40 ,  4M104CC05 ,  4M104DD43 ,  4M104DD45 ,  4M104DD55 ,  4M104EE03 ,  4M104EE20 ,  4M104GG09 ,  4M104GG14 ,  4M104HH20 ,  5F045AA06 ,  5F045AB03 ,  5F045AC01 ,  5F045AC19 ,  5F045AD09 ,  5F045AE01 ,  5F045AF08 ,  5F045BB16 ,  5F045CA05 ,  5F058BA20 ,  5F058BB01 ,  5F058BC02 ,  5F058BD04 ,  5F058BF55 ,  5F058BF62 ,  5F058BF63 ,  5F058BJ01 ,  5F140AA01 ,  5F140AA02 ,  5F140AA30 ,  5F140AB09 ,  5F140BA02 ,  5F140BA16 ,  5F140BA20 ,  5F140BC12 ,  5F140BE07 ,  5F140BF04 ,  5F140BG28
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM