特許
J-GLOBAL ID：201303047462581143
スイッチング素子とその製造方法
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
特許業務法人快友国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-272075
公開番号（公開出願番号）：特開2013-125763
出願日： 2011年12月13日
公開日（公表日）： 2013年06月24日
要約：
【課題】 ゲート絶縁膜への高電界の印加を抑制することができるとともに小型なスイッチング素子を提供する。【解決手段】 スイッチング素子であって、半導体基板を有する。半導体基板の上面にトレンチゲート電極が形成されている。半導体基板内のゲート絶縁膜に接する範囲に、n型の第1半導体領域と、p型の第2半導体領域と、n型の第3半導体領域が形成されている。また、第2半導体領域よりも深い位置に、第2半導体領域と繋がっており、第3半導体領域を介してゲート絶縁膜に対向しており、ボロンを含有しており、p型である第4半導体領域が形成されている。第4半導体領域とゲート絶縁膜の間に位置する第3半導体領域のうちの第4半導体領域に接している範囲の少なくとも一部に、半導体基板の下面に露出する範囲内の半導体領域よりも炭素濃度が高い高濃度炭素含有領域が形成されている。【選択図】図1
請求項（抜粋）：
スイッチング素子であって、
半導体基板を有しており、
半導体基板の上面にトレンチが形成されており、
トレンチの内面がゲート絶縁膜に覆われており、
トレンチの内部にゲート電極が配置されており、
半導体基板内に、
トレンチの側面のゲート絶縁膜に接しており、n型である第1半導体領域と、
トレンチの側面のゲート絶縁膜に接しており、第1半導体領域の下側に形成されており、p型である第2半導体領域と、
トレンチの側面のゲート絶縁膜に接しており、第2半導体領域の下側に形成されており、n型である第3半導体領域と、
第2半導体領域よりも深い位置に形成されており、第2半導体領域と繋がっており、第3半導体領域を介してゲート絶縁膜に対向しており、ボロンを含有しており、p型である第4半導体領域、
が形成されており、
第4半導体領域とゲート絶縁膜の間に位置する第3半導体領域のうちの第4半導体領域に接している範囲の少なくとも一部に、半導体基板の下面に露出する範囲内の半導体領域よりも炭素濃度が高い高濃度炭素含有領域が、形成されている、
スイッチング素子。
IPC (4件)：
H01L 29/78
, H01L 21/336
, H01L 21/266
, H01L 21/265
H01L29/78 652C
, H01L29/78 653A
, H01L29/78 652J
, H01L29/78 658C
, H01L29/78 658A
, H01L29/78 652K
, H01L29/78 658E
, H01L21/265 M
, H01L21/265 F
