特許
J-GLOBAL ID:201303049484520779
オフセットされたビアを伴う回路板
発明者:
出願人/特許権者:
代理人 (3件):
早川 裕司
, 佐野 良太
, 村雨 圭介
公報種別:公表公報
出願番号(国際出願番号):特願2012-538157
公開番号(公開出願番号):特表2013-511137
出願日: 2010年11月10日
公開日(公表日): 2013年03月28日
要約:
【解決手段】 種々の回路板及びそれを製造する方法が開示される。1つの態様においては、回路板の第1の相互接続層を形成することを含む製造の方法が提供される。第1の相互接続層は、相隔たる関係にある第1及び第2の導体構造、第1の導体構造に抵抗接触する第1のビア、及び第2の導体構造に抵抗接触する第2のビアを含む。第1の相互接続層上には第2の相互接続層が形成される。第2の相互接続層は、相隔たる関係にあり且つ第1及び第2の導体構造から横方向にオフセットされる第3及び第4の導体構造、第3の導体構造に抵抗接触する第3のビア、及び第4の導体構造に抵抗接触する第4のビアを含む。【選択図】図3
請求項(抜粋):
製造の方法であって、
回路板の第1の相互接続層であって相隔たる関係にある第1及び第2の導体構造、前記第1の導体構造に抵抗接触する第1のビア並びに前記第2の導体構造に抵抗接触する第2のビアを含む第1の相互接続層を形成することと、
相隔たる関係にあり且つ前記第1及び第2の導体構造から横方向にオフセットされる第3及び第4の導体構造を含む第2の相互接続層を前記第1の相互接続層上に形成することと、を備える方法。
IPC (2件):
FI (4件):
H05K3/46 N
, H05K3/46 Q
, H05K3/46 B
, H01L23/12 N
Fターム (20件):
5E346AA12
, 5E346AA15
, 5E346AA32
, 5E346AA38
, 5E346AA43
, 5E346BB02
, 5E346BB16
, 5E346CC09
, 5E346CC32
, 5E346CC40
, 5E346DD02
, 5E346DD13
, 5E346EE31
, 5E346FF23
, 5E346FF45
, 5E346GG15
, 5E346GG19
, 5E346GG25
, 5E346GG28
, 5E346HH25
引用特許:
前のページに戻る