特許

J-GLOBAL ID：201303059184813354

化合物半導体装置及びその製造方法

発明者： 牧山 剛三 ,  吉川 俊英
出願人/特許権者： 富士通株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2011-206553
公開番号（公開出願番号）：特開2013-069810
出願日： 2011年09月21日
公開日（公表日）： 2013年04月18日
要約：

【課題】動作電圧の高電圧化を図るも、デバイス特性の劣化(化学的・物理的変化)を確実に抑止し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を得る。【解決手段】本発明による化合物半導体装置では、化合物半導体層2上を均質な同一材料(ここではSiN)からなり誘電率が一様な第1の保護膜6が覆い、第1の保護膜6の開口6aの一端部分に酸素を含有する保護部、ここでは当該一端部分を覆う酸化膜である第2の保護膜7aが形成されており、開口6aを埋め込み第2の保護膜7aを包含するオーバーハング形状のゲート電極8が形成される。【選択図】図4

請求項（抜粋）：

化合物半導体層と、 開口を有し、前記化合物半導体層上を均質な同一材料で連続的に覆う絶縁膜と、 前記開口を埋め込むように前記化合物半導体層上に形成されたゲートと を含み、 前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部が形成されていることを特徴とする化合物半導体装置。

IPC (5件)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/28 ,  H01L 21/283

FI (4件)：

H01L29/80 H ,  H01L21/28 301B ,  H01L21/283 B ,  H01L21/283 C

Fターム (48件)：

4M104AA04 ,  4M104AA07 ,  4M104BB05 ,  4M104BB14 ,  4M104CC03 ,  4M104DD08 ,  4M104DD15 ,  4M104DD16 ,  4M104DD17 ,  4M104DD18 ,  4M104DD34 ,  4M104DD68 ,  4M104DD78 ,  4M104EE02 ,  4M104EE06 ,  4M104EE09 ,  4M104EE14 ,  4M104EE20 ,  4M104FF06 ,  4M104FF13 ,  4M104GG12 ,  4M104GG18 ,  4M104HH20 ,  5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GM08 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR09 ,  5F102GS01 ,  5F102GS04 ,  5F102GS06 ,  5F102GT03 ,  5F102GV05 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F102HC15 ,  5F102HC17 ,  5F102HC19

引用特許：

審査官引用 (4件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2009-097983   出願人：三菱電機株式会社
• 電界効果トランジスタ
  公報種別：公開公報   出願番号：特願平11-056197   出願人：日本電気株式会社
• 電界効果トランジスタ
  公報種別：公開公報   出願番号：特願2002-364405   出願人：日本電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2011-102906   出願人：パナソニック株式会社