半導体装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-174011
公開番号（公開出願番号）：特開2013-037746
出願日： 2011年08月09日
公開日（公表日）： 2013年02月21日
要約：

【課題】読み書きコマンドに基づき、メモリアレイはアクティブ/非アクティブ状態に制御され、非アクティブ状態のメモリアレイにはクロック信号あるいは電源を供給しないことにより消費電力を削減することができる半導体装置を提供する。【解決手段】複数のメモリアレイ10A〜10Nを備え、複数のメモリアレイの各々は、複数のメモリセルを含み、複数のメモリアレイにそれぞれ対応して設けられる複数のメモリアレイ制御回路12A〜12Nをさらに備える。複数のメモリアレイ制御回路の各々は、対応するメモリアレイへの読み書き動作を制御する読み書き制御回路112A〜112Nと、対応するメモリアレイの各々にクロック信号および読み書き制御回路からの出力信号に基づいて対応するメモリアレイを活性化するように選択する選択回路とを含む。【選択図】図2

請求項（抜粋）：

複数のメモリアレイを備え、前記複数のメモリアレイの各々は、複数のメモリセルを含み、前記複数のメモリアレイにそれぞれ対応して設けられる複数のメモリアレイ制御回路をさらに備え、前記複数のメモリアレイ制御回路の各々は、対応するメモリアレイへの読み書き動作を制御する読み書き制御回路と、対応するメモリアレイの各々にクロック信号および前記読み書き制御回路からの出力信号に基づいて対応するメモリアレイを活性化するように選択する選択回路とを含む、半導体装置。

IPC (2件)：

G11C 11/413 , G11C 11/407

FI (2件)：

G11C11/34 301F , G11C11/34 354Z

Fターム (10件)：

5B015HH01 , 5B015HH03 , 5B015JJ03 , 5B015KB82 , 5M024AA16 , 5M024BB27 , 5M024DD82 , 5M024DD85 , 5M024PP02 , 5M024PP07

引用特許：

審査官引用 (10件)

メモリ管理装置及びメモリ管理方法及びプログラム
公報種別：公開公報出願番号：特願2004-000307 出願人：三菱電機株式会社
情報処理装置、エントリ構成制御方法及びプログラム
公報種別：公開公報出願番号：特願2006-020722 出願人：日本電気株式会社
特開昭58-068129

全件表示

前のページに戻る