特許
J-GLOBAL ID：201303063801810055
デジタルPLL回路及びクロック発生器
出願人/特許権者：
旭化成エレクトロニクス株式会社
旭化成エレクトロニクス株式会社 について
代理人 (1件)： 特許業務法人 谷・阿部特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2013-020585
公開番号（公開出願番号）：特開2013-201754
出願日： 2013年02月05日
公開日（公表日）： 2013年10月03日
要約：
【課題】デジタルPLL回路を低消費電流化する。【解決手段】発振器20と、入力分周器30と、分周器30から出力される基準クロック信号REFと内部クロック信号CLKについて位相及び周波数を比較して該比較に基づいたデジタルデータD1を出力する時間デジタル変換器101と、デジタルデータD1を入力してデジタルデータW1を出力するデジタルループフィルタ102と、フィルタ102から出力されるデジタルデータW1を時系列的に保持するデータ保持部103と、保持部103から出力されるデジタルデータW2とデジタルデータW1の一方を選択しデジタルデータW3として出力するスイッチ104と、デジタルデータW3に従い周波数が制御されるデジタル制御発振器105と、スイッチ104の入力データの切り替え制御、及び、発振器20と分周器30と変換器101、及びフィルタ102の動作開始/停止制御を行うデータ制御部106を有する。【選択図】図3
請求項（抜粋）：
デジタルPLL回路であって、
基準クロック信号と内部クロック信号を比較して、該比較結果に基づいた第1デジタルデータを出力する時間デジタル変換器と、
前記第1デジタルデータを入力して第2デジタルデータを出力するデジタルループフィルタと、
前記第2デジタルデータに従い発振周波数が制御されるデジタル制御発振器と、
前記第2デジタルデータを時系列的に保持するデータ保持部と、
前記データ保持部に時系列的に保持された前記第2デジタルデータ及び前記デジタルループフィルタからの前記第2デジタルデータの一方を前記デジタル制御発振器に入力するように切り替え制御を行うデータ制御部と
を有することを特徴とするデジタルPLL回路。
IPC (2件)：
FI (2件)：
Fターム (11件)：
5J106AA05
, 5J106CC01
, 5J106CC25
, 5J106CC46
, 5J106CC52
, 5J106DD08
, 5J106DD33
, 5J106EE15
, 5J106HH08
, 5J106KK33
, 5J106KK40
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved