特許
J-GLOBAL ID：201303074085649800

半導体デバイス及びその製造方法

発明者：
松本 直樹

松本 直樹 について

, 
八郷 昭広

八郷 昭広 について

, 
佐藤 史隆

佐藤 史隆 について

, 
前田 洋子

前田 洋子 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (1件)： 特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2013-092513
公開番号（公開出願番号）：特開2013-191861
出願日： 2013年04月25日
公開日（公表日）： 2013年09月26日
要約：
【課題】支持基板上に高品質の窒化物半導体層が形成された複合基板を備える半導体デバイス及びその製造方法を提供する。【解決手段】半導体デバイス50は、支持基板12と、窒化物半導体層14と、支持基板12と窒化物半導体層14との間に設けられた接合層16と、を備え、窒化物半導体層14の転位密度は1×108個/cm2以下であり、窒化物半導体層14は、接合層16側の第1面と第1面とは反対側の第2面とを有しており、第1面における転位密度と第2面における転位密度との差が1×102個/cm2以下である、複合基板10と、複合基板10の窒化物半導体層14上に、順に設けられているバリア層52、ドリフト層54及びショットキー電極58と、を備える。【選択図】図7
請求項（抜粋）：
支持基板と、窒化物半導体層と、前記支持基板と前記窒化物半導体層との間に設けられた接合層と、を備え、前記窒化物半導体層の転位密度は、1×108個/cm2以下であり、前記窒化物半導体層は、前記接合層側の第1面と、前記第1面とは反対側の第2面とを有しており、前記第1面における転位密度と前記第2面における転位密度との差が1×102個/cm2以下である、複合基板と、 前記複合基板の前記窒化物半導体層上に、順に設けられているバリア層、ドリフト層及びショットキー電極と、を備える半導体デバイス。
IPC (6件)：
H01L 29/47 ,  H01L 29/872 ,  H01L 21/02 ,  H01L 21/20 ,  H01L 33/32 ,  H01L 29/201
FI (5件)：
H01L29/48 D ,  H01L21/02 B ,  H01L21/20 ,  H01L33/00 186 ,  H01L29/203
Fターム (45件)：
4M104AA04 ,  4M104AA07 ,  4M104AA09 ,  4M104BB06 ,  4M104BB16 ,  4M104CC03 ,  4M104FF02 ,  4M104FF13 ,  4M104FF31 ,  4M104GG03 ,  4M104GG04 ,  5F141AA40 ,  5F141CA04 ,  5F141CA05 ,  5F141CA40 ,  5F141CA65 ,  5F141CA92 ,  5F141CA98 ,  5F152LL05 ,  5F152LP01 ,  5F152LP02 ,  5F152MM02 ,  5F152MM09 ,  5F152MM10 ,  5F152MM18 ,  5F152NN02 ,  5F152NN03 ,  5F152NN05 ,  5F152NN07 ,  5F152NN09 ,  5F152NN12 ,  5F152NN13 ,  5F152NN14 ,  5F152NN16 ,  5F152NN17 ,  5F152NN19 ,  5F152NN21 ,  5F152NN22 ,  5F152NN23 ,  5F152NN27 ,  5F152NP09 ,  5F152NP13 ,  5F152NP17 ,  5F152NQ09 ,  5F152NQ17
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM