特許
J-GLOBAL ID：201303078921308970

炭化珪素半導体装置

発明者：
山本 茂久

山本 茂久 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (2件)： 吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2012-104393
公開番号（公開出願番号）：特開2013-232574
出願日： 2012年05月01日
公開日（公表日）： 2013年11月14日
要約：
【課題】本発明は、実効セル面積の低下を抑えつつ、積層欠陥拡張を抑制できる炭化珪素半導体装置の提供を目的とする。【解決手段】本発明は、オフ角を有する第1導電型のSiC基板8上に形成された第1導電型のエピタキシャル層9と、エピタキシャル層9表面に互いに離間して形成された第2導電型の複数のウェル領域10と、各ウェル領域10表面に部分的に形成された第1導電型のソース領域11と、ゲート絶縁膜7を介し、ウェル領域10上からエピタキシャル層9上に亘って形成されたゲート電極6と、エピタキシャル層9におけるウェル領域10に挟まれる領域において、エピタキシャル層9のステップフロー成長方向に沿って形成された電流制限領域4とを備える。【選択図】図1
請求項（抜粋）：
オフ角を有する第1導電型の炭化珪素半導体基板と、 前記炭化珪素半導体基板上に形成された第1導電型のエピタキシャル層と、 前記エピタキシャル層表面に互いに離間して形成された第2導電型の複数のウェル領域と、 各前記ウェル領域表面に部分的に形成された第1導電型のソース領域と、 ゲート絶縁膜を介し、前記ウェル領域上から前記エピタキシャル層上に亘って形成されたゲート電極と、 前記ソース領域上に形成されたソース電極と、 前記炭化珪素半導体基板裏面に形成されたドレイン電極と、 前記エピタキシャル層における前記ウェル領域に挟まれる領域において、前記エピタキシャル層のステップフロー成長方向に沿って形成された電流制限領域とを備えることを特徴とする、 炭化珪素半導体装置。
IPC (6件)：
H01L 29/12 ,  H01L 29/78 ,  H01L 21/76 ,  H01L 21/336 ,  H01L 21/762 ,  H01L 21/761
FI (7件)：
H01L29/78 652T ,  H01L29/78 652R ,  H01L29/78 658E ,  H01L29/78 652S ,  H01L21/76 D ,  H01L21/76 J ,  H01L29/78 652H
Fターム (4件)：
5F032AA12 ,  5F032AB02 ,  5F032CA17 ,  5F032DA12
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM