半導体装置

発明者： , , , , ,
出願人/特許権者：
代理人 (2件)：吉竹英俊 , 有田貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2010-129966
公開番号（公開出願番号）：特開2011-258640
出願日： 2010年06月07日
公開日（公表日）： 2011年12月22日
要約：

【課題】帰還容量が小さく、低スイッチング損失な炭化珪素半導体装置を提供することを目的とする。【解決手段】本発明にかかる半導体装置は、半導体基板20と、その表面に形成されたドリフト層21と、ドリフト層21表面に選択的に形成された第1ウェル領域41と、各第1ウェル領域41表面に選択的に形成された領域で当該領域とドリフト層21とで挟まれた各第1ウェル領域41表面をチャネル領域として規定するソース領域80と、チャネル領域上からドリフト層21上に渡ってゲート絶縁膜30を介して形成されたゲート電極50と、ドリフト層21のセル配置領域の平面視において第1ウェル領域41を除く領域の少なくとも一部に第1ウェル領域41と非接触に形成された第2導電型の第2ウェル領域43と、第1、第2ウェル領域41、43に対しコンタクトが形成されたソース電極と、半導体基板20裏面に形成されたドレイン電極77とを備える。【選択図】図18

請求項（抜粋）：

第1導電型の半導体基板と、前記半導体基板表面上に形成された、第1導電型のドリフト層と、前記ドリフト層表面に選択的に複数形成された、第2導電型の第1ウェル領域と、各前記第1ウェル領域表面に選択的に形成された領域であって、当該領域と前記ドリフト層とで挟まれた各前記第1ウェル領域表面をチャネル領域として規定する第1導電型のソース領域と、前記チャネル領域上から前記ドリフト層上に渡って、絶縁膜を介して形成されたゲート電極と、前記ドリフト層のセル配置領域の平面視において、前記第1ウェル領域を除く領域の少なくとも一部に、前記第1ウェル領域と非接触に形成された、第2導電型の第2ウェル領域と、前記第1および第2ウェル領域の両方に対しコンタクトが形成されたソース電極と、前記半導体基板裏面に形成されたドレイン電極とを備える、半導体装置。

IPC (4件)：

H01L 29/78 , H01L 29/06 , H01L 29/12 , H01L 21/336

FI (9件)：

H01L29/78 652C , H01L29/78 652S , H01L29/78 652P , H01L29/78 652T , H01L29/78 652F , H01L29/78 652J , H01L29/78 658A , H01L29/78 658F , H01L29/06 301D

引用特許：

審査官引用 (6件)

半導体装置
公報種別：公開公報出願番号：特願2009-160256 出願人：株式会社東芝
半導体装置
公報種別：公開公報出願番号：特願2002-173649 出願人：株式会社東芝
炭化珪素半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平10-165341 出願人：株式会社デンソー

全件表示

前のページに戻る