特許
J-GLOBAL ID:201303081816698055

CMOS集積回路及び増幅回路

発明者:
出願人/特許権者:
代理人 (1件): アイ・ピー・ディー国際特許業務法人
公報種別:公開公報
出願番号(国際出願番号):特願2011-254071
公開番号(公開出願番号):特開2013-110269
出願日: 2011年11月21日
公開日(公表日): 2013年06月06日
要約:
【課題】入力トランジスタの構造を櫛形構造にしてゲート抵抗を抑えつつ、NFの増大を防ぐことが可能なCMOS集積回路を提供する。【解決手段】トランジスタは、ゲート配線から櫛歯状に延びて形成され、信号入力端子からの入力信号が供給されるゲート電極と、ゲート配線に対向した位置に形成されるソース配線から、ゲート電極の櫛歯の間に1つ起きに櫛歯状に延びて形成される、接地端子に接続されたソース電極と、ゲート配線に対向した位置に形成されるドレイン配線から、ゲート電極の櫛歯の間のソース電極が存在しない箇所に櫛歯状に延びて形成される、電源端子に接続されたドレイン電極と、を備え、ゲート電極と、ソース電極またはドレイン電極とは、重なり合う領域が存在しないことを特徴とする、CMOS集積回路が提供される。【選択図】図1
請求項(抜粋):
トランジスタを形成したCMOS集積回路であって、 前記トランジスタは、 ゲート配線から櫛歯状に延びて形成され、信号入力端子からの入力信号が供給されるゲート電極と、 前記ゲート配線に対向した位置に形成されるソース配線から、前記ゲート電極の櫛歯の間に1つ起きに櫛歯状に延びて形成される、接地端子に接続されたソース電極と、 前記ゲート配線に対向した位置に形成されるドレイン配線から、前記ゲート電極の櫛歯の間の前記ソース電極が存在しない箇所に櫛歯状に延びて形成される、電源端子に接続されたドレイン電極と、 を備え、 前記ゲート電極と、前記ソース電極または前記ドレイン電極とは、重なり合う領域が存在しないことを特徴とする、CMOS集積回路。
IPC (7件):
H01L 21/336 ,  H01L 29/78 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 29/786 ,  H01L 27/088 ,  H03F 1/26
FI (7件):
H01L29/78 301X ,  H01L27/08 321D ,  H01L29/78 613A ,  H01L27/08 102C ,  H03F1/26 ,  H01L29/78 301S ,  H01L29/78 612C
Fターム (32件):
5F048AB06 ,  5F048AB07 ,  5F048AB10 ,  5F048AC01 ,  5F048AC03 ,  5F048AC10 ,  5F048BB02 ,  5F048BC02 ,  5F048BF07 ,  5F048BF11 ,  5F048BF15 ,  5F048BF16 ,  5F110AA30 ,  5F110BB04 ,  5F110DD05 ,  5F110DD13 ,  5F110GG02 ,  5F110GG12 ,  5F110GG29 ,  5F140AA11 ,  5F140BF53 ,  5F140BH03 ,  5J500AA01 ,  5J500AC42 ,  5J500AF16 ,  5J500AH10 ,  5J500AH25 ,  5J500AH33 ,  5J500AK29 ,  5J500AQ03 ,  5J500AS13 ,  5J500AT01
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る