特許
J-GLOBAL ID:201303087287503853
サンプルホールド回路
発明者:
,
,
出願人/特許権者:
代理人 (1件):
本田 淳
公報種別:公開公報
出願番号(国際出願番号):特願2013-074320
公開番号(公開出願番号):特開2013-229868
出願日: 2013年03月29日
公開日(公表日): 2013年11月07日
要約:
【課題】 サンプルホールド回路が提供される。【解決手段】 回路は、複数のスイッチと、第1のコンデンサと、第1のコンデンサに選択的に結合される第1の入力および出力を有する演算増幅器と、両方とも第1のコンデンサに選択的に結合されるとともに、両方とも演算増幅器の第1の入力と演算増幅器の出力との間に選択的に結合される第2のコンデンサおよび第3のコンデンサとを含み、複数のスイッチは複数の制御信号を受信するように構成され、それによって、第1のコンデンサは、サンプルフェーズにおいて、入力信号をサンプリングし、ホールドフェーズにおいて、第2のコンデンサおよび第3のコンデンサのうちの一方に電荷を転送するように構成され、第2のコンデンサおよび第3のコンデンサは、任意の連続したホールドフェーズにおいて、転送された電荷の保持とリセットとを交互に繰り返すように構成される。【選択図】 図1
請求項(抜粋):
サンプルホールド回路であって、
複数のスイッチと、
前記複数のスイッチのうちの少なくとも1つによって第1の入力信号に選択的に結合される第1のコンデンサと、
前記複数のスイッチのうちの少なくとも1つによって前記第1のコンデンサに選択的に結合される第1の入力と、第2の入力および第1の出力とを有する演算増幅器と、
前記複数のスイッチのうちの少なくとも1つによって前記第1のコンデンサに選択的に結合されるとともに、前記複数のスイッチのうちの少なくとも1つによって前記演算増幅器の前記第1の入力と前記演算増幅器の前記出力との間に選択的に結合される第2のコンデンサと、
前記複数のスイッチのうちの少なくとも1つによって前記第1のコンデンサに選択的に結合されるとともに、前記複数のスイッチのうちの少なくとも1つによって前記演算増幅器の前記第1の入力と前記演算増幅器の前記出力との間に選択的に結合される第3のコンデンサとを備え、
前記複数のスイッチは複数の制御信号を受信するように構成され、それによって、前記第1のコンデンサは、サンプルフェーズにおいて、前記第1の入力信号をサンプリングするように構成され、前記第1のコンデンサは、ホールドフェーズにおいて、前記第2のコンデンサおよび前記第3のコンデンサのうちの一方に前記サンプリングされた第1の入力信号に基づいて電荷を転送するように構成され、前記第2のコンデンサおよび前記第3のコンデンサは、連続したホールドフェーズにおいて、前記転送された電荷の保持とリセットとを交互に繰り返すように構成される、サンプルホールド回路。
IPC (3件):
H03K 17/00
, H03M 1/12
, H03K 17/687
FI (3件):
H03K17/00 D
, H03M1/12 A
, H03K17/687 G
Fターム (13件):
5J022AA01
, 5J022CA07
, 5J022CA10
, 5J022CF02
, 5J022CF07
, 5J055BX05
, 5J055EY10
, 5J055EZ01
, 5J055EZ09
, 5J055EZ12
, 5J055EZ24
, 5J055GX01
, 5J055GX04
引用特許:
前のページに戻る