特許
J-GLOBAL ID：201303092460757959

半導体記憶装置

発明者：
奥村 忠司

奥村 忠司 について


出願人/特許権者：
富士通セミコンダクター株式会社

富士通セミコンダクター株式会社 について


代理人 (2件)： 恩田 博宣 ,  恩田 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2012-117331
公開番号（公開出願番号）：特開2013-246837
出願日： 2012年05月23日
公開日（公表日）： 2013年12月09日
要約：
【課題】誤動作を抑制すること。【解決手段】メモリセルC00に接続されたビット線対BL0a,XBL0a間にはアシスト線AL0aが形成されている。ライトアンプ14aはHレベルからLレベルに遷移させた反転ビット線XBL0aをフローティング状態にする。アシスト制御回路15aは、アシスト線AL0aをHレベルからLレベルへと急峻に立ち下げる。フローティング状態の反転ビット線XBL0aの電位は、容量結合されたアシスト線AL0aの電位変化により、低電位側の電源電圧VSSレベルから更に低下する。検出回路60は、レプリカビット線RBLaの電位をLレベルへ遷移させ、レプリカアシスト線RALaを駆動し、検出したレプリカビット線RBLaの電位に応じたレベルの制御信号を生成する。アシスト制御回路15aのアシストドライバは、制御信号に応じた駆動能力でアシスト線AL0aを駆動する。【選択図】図3
請求項（抜粋）：
ビット線に応じた電位を保持するメモリセルと、 前記ビット線に沿って形成されたアシスト線と、 第1の制御信号に応じたタイミングで前記ビット線の電位をライトデータに応じた電位に遷移させた後、遷移させた前記ビット線をフローティング状態とするライトアンプと、 前記ビット線に応じたレプリカビット線と、 前記レプリカビット線に接続されたレプリカセルと、 前記レプリカビット線に沿って形成されたレプリカアシスト線と、 前記レプリカビット線の電位を遷移させた後、前記レプリカビット線の遷移に応じて前記レプリカアシスト線の電位を遷移させ、前記レプリカビット線の電位を検出し、該検出した電位に応じた第2の制御信号を生成する検出回路と、 前記第1の制御信号に応じたタイミングにおいて、前記第2の制御信号に応じた駆動能力で前記アシスト線の電位を遷移させるアシスト制御回路とを有すること を特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/417 ,  G11C 11/413
FI (2件)：
G11C11/34 305 ,  G11C11/34 K
Fターム (8件)：
5B015HH03 ,  5B015JJ02 ,  5B015JJ24 ,  5B015KA09 ,  5B015KB20 ,  5B015KB25 ,  5B015KB88 ,  5B015KB92
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM