特許
J-GLOBAL ID：200903062476193290

メモリ装置

発明者：
穐吉 秀雄

穐吉 秀雄 について


出願人/特許権者：
富士通マイクロエレクトロニクス株式会社

富士通マイクロエレクトロニクス株式会社 について


代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-307656
公開番号（公開出願番号）：特開2009-134779
出願日： 2007年11月28日
公開日（公表日）： 2009年06月18日
要約：
【課題】メモリセル電源ノードの電位を高速に下げることができ、低消費電力で書き込みのマージンを向上させることができるメモリ装置を提供することを課題とする。【解決手段】データを記憶するメモリセル(103)と、前記メモリセルと電源線との間に設けられたメモリセル電源ノード(Va)と、前記メモリセル電源ノードに接続され、書き込み動作期間の少なくとも一部において、前記メモリセル電源ノードに、前記電源線の電位よりも低い第1の電位を供給する第1のメモリセル電源電圧生成回路(111)と、前記メモリセル電源ノードに接続され、前記書き込み動作期間の少なくとも一部において、前記メモリセル電源ノードに前記電源線の電位よりも低い第2の電位を供給する第2のメモリセル電源電圧生成回路(112)とを有することを特徴とするメモリ装置が提供される。【選択図】図1
請求項（抜粋）：
データを記憶するメモリセルと、 前記メモリセルと電源線との間に設けられたメモリセル電源ノードと、 前記メモリセル電源ノードに接続され、書き込み動作期間の少なくとも一部において、前記メモリセル電源ノードに、前記電源線の電位よりも低い第1の電位を供給する第1のメモリセル電源電圧生成回路と、 前記メモリセル電源ノードに接続され、前記書き込み動作期間の少なくとも一部において、前記メモリセル電源ノードに前記電源線の電位よりも低い第2の電位を供給する第2のメモリセル電源電圧生成回路と を有することを特徴とするメモリ装置。
IPC (1件)：
G11C 11/413
FI (2件)：
G11C11/34 J ,  G11C11/34 335Z
Fターム (6件)：
5B015HH03 ,  5B015JJ11 ,  5B015JJ24 ,  5B015KA13 ,  5B015KB64 ,  5B015QQ11
引用特許：
出願人引用 (2件) 審査官引用 (4件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願2006-107643   出願人：株式会社ルネサステクノロジ
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願2006-054614   出願人：松下電器産業株式会社
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平4-244559   出願人：日本電気アイシーマイコンシステム株式会社
全件表示

前のページに戻る

TOP

BOTTOM