特許
J-GLOBAL ID：201303097008936333

半導体装置

発明者：
冨田 和朗

冨田 和朗 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (8件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  酒井 將行 ,  荒川 伸夫 ,  佐々木 眞人 ,  野田 久登
公報種別：特許公報
出願番号（国際出願番号）：特願平11-355645
公開番号（公開出願番号）：特開2001-176959
特許番号：特許第4836304号
出願日： 1999年12月15日
公開日（公表日）： 2001年06月29日
請求項（抜粋）：
【請求項1】 半導体基板と、 半導体基板の主表面上に形成されたアクティブデバイス領域と、 上記アクティブデバイス領域の周りにある分離領域と、 上記アクティブデバイス領域に隣接する上記分離領域内に第一ピッチで第一の方向と上記第一の方向と異なる第二の方向に配置され、それぞれが等しい平面形状および平面積を有する複数の第一アクティブダミーパターンと、 上記分離領域内に第二ピッチで配置され、それぞれが等しい平面形状および平面積を有する複数の第二アクティブダミーパターンとを備え、 上記第一のピッチは上記第二のピッチより小さく、上記第一アクティブダミーパターンは上記第二アクティブダミーパターンよりも平面積が小さく、 上記複数の第二アクティブダミーパターンは、上記複数の第一アクティブダミーパターンのうち上記第一方向に配置されたものに隣接するパターンと、上記複数の第一アクティブダミーパターンのうち上記第二方向に配置されたものに隣接するパターンとを含み、 上記複数の第二アクティブダミーパターンの少なくとも一部は、上記第一アクティブダミーパターンを介さずに上記アクティブデバイス領域に隣接していることを特徴とする半導体装置。
IPC (1件)：
H01L 21/76 ( 200 6.01)
FI (1件)：
H01L 21/76 L
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM