特許
J-GLOBAL ID：201303099826529347

低パワーのデシリアライザーと多重分離方法

発明者：
チュルキュ・リー

チュルキュ・リー について

, 
ジョージ・アラン・ウィレイ

ジョージ・アラン・ウィレイ について


出願人/特許権者：
クゥアルコム・インコーポレイテッド

クゥアルコム・インコーポレイテッド について


代理人 (14件)： 蔵田 昌俊 ,  福原 淑弘 ,  中村 誠 ,  野河 信久 ,  白根 俊郎 ,  峰 隆司 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  井関 守三 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓
公報種別：公開公報
出願番号（国際出願番号）：特願2012-236743
公開番号（公開出願番号）：特開2013-062832
出願日： 2012年10月26日
公開日（公表日）： 2013年04月04日
要約：
【課題】直列ビットストリームを並列ビットストリームに変換する少消費パワーのデシリアライザーの回路を提供する。【解決手段】デシリアライザー700の回路は直列ビットストリームを並列のグループ化に従って並列ビットストリームに変換する。直列データストリームを交互に第1および第2のビットストリームに多重分離することを含む。第1および第2のビットストリームは、それぞれ、第1の複数のシフトレジスタ724(1)および第2のシフトレジスタ724(2)に沿って直列にシフトされる。第1の複数のシフトレジスタにおける第1のビットストリームの第1の部分は選択され、また、第2の複数のレジスタにおける第2のビットストリームの第2の部分も選択される。並列データストリームのデータの並列のグループは、第1および第2の部分から形成される。【選択図】図7
請求項（抜粋）：
第1の直列データストリームを受信するために入力と、第1の第2の出力上の第1の直列データストリームの連続するビットを交互に出力するために出力を含む第1のデマルチプレクサと、 第1と第2の出力にそれぞれ結合された第1および第2の複数のフトレジスタと、 複数の入力と第1の並列のデータストリームの部分を形成する選択可能な出力をそれぞれ含む複数のマルチプレクサを含む第1のセレクタであって、 複数のマルチプレクサの1つの第1の入力は、第1の複数のシフトレジスタに結合し、複数のマルチプレクサの1つの第2の入力は第2の複数のシフトレジスタに結合する、第1のセレクタと を備えるデシリアライザー。
IPC (1件)：
H03M 9/00
FI (1件)：
H03M9/00 C
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM