特許
J-GLOBAL ID：201403002476887400
半導体装置
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2013-261083
公開番号（公開出願番号）：特開2014-082515
出願日： 2013年12月18日
公開日（公表日）： 2014年05月08日
要約：
【課題】LSIやCPUやメモリに用いるトランジスタのリーク電流及び寄生容量を低減することを課題の一とする。【解決手段】酸化物半導体中で電子供与体(ドナー)となる不純物を除去することで、真性又は実質的に真性な半導体であって、シリコン半導体よりもエネルギーギャップが大きい酸化物半導体でチャネル領域が形成される薄膜トランジスタを用い、LSIやCPUやメモリなどの半導体集積回路を作製する。水素濃度が十分に低減されて高純度化された酸化物半導体層を用いる薄膜トランジスタは、リーク電流による消費電力の少ない半導体装置を実現できる。【選択図】図1
請求項（抜粋）：
ゲート電極層と、
前記ゲート電極層に接して設けられたゲート絶縁層と、
前記ゲート絶縁層に接して設けられた酸化物半導体層と、
前記酸化物半導体層と第1の領域で接続されたソース電極層と、
前記酸化物半導体層と第2の領域で接続されたドレイン電極層と、を有し、
前記ゲート絶縁層は、前記ゲート電極層と、前記酸化物半導体層との間に設けられ、
前記酸化物半導体層は、真性または実質的に真性な酸化物半導体を含み、
前記酸化物半導体層のバンドギャップをEgとし、前記酸化物半導体層の伝導帯の下端部をEc、前記酸化物半導体層のフェルミエネルギーをEFとすると、Ec-EF<Eg/2を満たすことを特徴とする半導体装置。
IPC (1件)：
FI (2件)：
H01L29/78 618B
, H01L29/78 617N
5F110AA01
, 5F110AA06
, 5F110AA09
, 5F110BB03
, 5F110BB05
, 5F110CC01
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD04
, 5F110DD07
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE14
, 5F110EE27
, 5F110EE30
, 5F110EE44
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110FF28
, 5F110FF30
, 5F110GG01
, 5F110GG14
, 5F110GG15
, 5F110GG16
, 5F110GG28
, 5F110GG33
, 5F110GG34
, 5F110GG43
, 5F110GG57
, 5F110GG58
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK06
, 5F110HK22
, 5F110HK32
, 5F110HK33
, 5F110HM03
, 5F110HM17
, 5F110NN03
, 5F110NN05
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN25
, 5F110NN27
, 5F110NN34
, 5F110NN36
, 5F110NN71
, 5F110NN73
, 5F110NN78
, 5F110QQ04
, 5F110QQ05
