特許
J-GLOBAL ID:201403003476411666
ピッチマルチプリケーションされた材料のループの一部分を分離するための方法およびその関連構造
発明者:
出願人/特許権者:
代理人 (2件):
野村 泰久
, 大菅 義之
公報種別:公開公報
出願番号(国際出願番号):特願2013-242620
公開番号(公開出願番号):特開2014-060438
出願日: 2013年11月25日
公開日(公表日): 2014年04月03日
要約:
【課題】小さなフィーチャを形成するための方法および構造の提供。【解決手段】半導体材料からなる途切れのないループの様々な部分を、お互いから電気的に分離する。幾つかの実施形態においては、ループの端部を、ループの中間部分から電気的に分離する。幾つかの実施形態においては、端部において互いに接続された二つの区間を有する半導体材料のループを、ピッチマルチプリケーションプロセスによって形成するが、このプロセスでは、スペーサのループはマンドリルの側壁に接して形成される。マンドリルを除去し、マスキング材料のブロックを、スペーサループの少なくとも一つの端部に置く。幾つかの実施形態においては、マスキング材料のブロックを、スペーサループの各端部に置く。スペーサおよびブロックによって画定されるパターンを、半導体材料の層へと転写する。ブロック320、322は、全ループを電気的に接続する。【選択図】図17B
請求項(抜粋):
半導体材料の間隔の開いた細長い複数のストリップと、
半導体材料の前記細長い複数のストリップと同一レベル上にあり、前記細長い複数のストリップの各々の第一の端部と接触する、半導体材料の第一のブロックと、
前記細長いストリップの前記第一の端部と近接して配置され、前記細長いストリップと関連付けられ、前記細長いストリップのそれぞれは、関連する第一のトランジスタゲートのアクティブ領域を形成する第一の複数のトランジスタゲートと、
前記第一の複数のトランジスタゲートを、前記第一のブロックと接続することによって、前記第一のトランジスタゲートが、前記第一のブロックと電気的に短絡されるようにする電気的接続と、
を含む、
ことを特徴とする集積回路。
IPC (7件):
H01L 21/824
, H01L 27/115
, H01L 21/336
, H01L 29/788
, H01L 29/792
, H01L 27/10
, H01L 27/108
FI (5件):
H01L27/10 434
, H01L29/78 371
, H01L27/10 461
, H01L27/10 681A
, H01L27/10 681B
Fターム (37件):
5F083AD00
, 5F083EP02
, 5F083EP22
, 5F083EP33
, 5F083EP34
, 5F083EP76
, 5F083EP77
, 5F083ER22
, 5F083GA09
, 5F083GA27
, 5F083JA35
, 5F083JA53
, 5F083KA01
, 5F083KA05
, 5F083LA02
, 5F083LA12
, 5F083LA16
, 5F083NA01
, 5F083PR01
, 5F083PR03
, 5F083PR07
, 5F083PR09
, 5F083PR10
, 5F083ZA12
, 5F083ZA13
, 5F083ZA15
, 5F101BA01
, 5F101BB02
, 5F101BD02
, 5F101BD22
, 5F101BD33
, 5F101BD34
, 5F101BD35
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BH14
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る