特許
J-GLOBAL ID:201403029599780584
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (5件):
三好 秀和
, 岩▲崎▼ 幸邦
, 高橋 俊一
, 伊藤 正和
, 高松 俊雄
公報種別:公開公報
出願番号(国際出願番号):特願2012-141359
公開番号(公開出願番号):特開2014-007254
出願日: 2012年06月22日
公開日(公表日): 2014年01月16日
要約:
【課題】コレクタ層とベース層間に正孔を蓄積することによってオン抵抗を低減できる半導体装置及び半導体装置の製造方法を提供する。【解決手段】第1導電型のコレクタ層と、コレクタ層上に配置された、第2導電型の第1の半導体層と、不純物濃度が第1の半導体層よりも高く、第1の半導体層上に接して配置された第2導電型の介在層と、第1の半導体層と対向して介在層上に配置された、不純物濃度が第1の半導体層と同等以下の第2導電型の第2の半導体層と、第2の半導体層上に接して配置された、第1導電型のベース層と、ベース層の上面の一部に埋め込まれた、第2導電型のエミッタ領域とを備え、介在層とベース層とが離間して配置されている。【選択図】図1
請求項(抜粋):
第1導電型のコレクタ層と、
前記コレクタ層上に配置された、第2導電型の第1の半導体層と、
不純物濃度が前記第1の半導体層よりも高く、前記第1の半導体層上に接して配置された第2導電型の介在層と、
前記第1の半導体層と対向して前記介在層上に配置された、不純物濃度が前記第1の半導体層と同等以下の第2導電型の第2の半導体層と、
前記第2の半導体層上に接して配置された、第1導電型のベース層と、
前記ベース層の上面の一部に埋め込まれた、第2導電型のエミッタ領域と
を備え、前記介在層と前記ベース層とが離間して配置されていることを特徴とする半導体装置。
IPC (3件):
H01L 29/78
, H01L 29/739
, H01L 29/06
FI (8件):
H01L29/78 652H
, H01L29/78 653A
, H01L29/78 652S
, H01L29/78 655D
, H01L29/78 652N
, H01L29/78 652P
, H01L29/78 655B
, H01L29/78 655C
引用特許:
出願人引用 (5件)
-
半導体装置
公報種別:公開公報
出願番号:特願2002-356828
出願人:富士電機デバイステクノロジー株式会社
-
炭化珪素半導体装置
公報種別:公開公報
出願番号:特願2007-262031
出願人:株式会社デンソー
-
IGBT
公報種別:公開公報
出願番号:特願2007-096434
出願人:トヨタ自動車株式会社
全件表示
審査官引用 (5件)
-
半導体装置
公報種別:公開公報
出願番号:特願2002-356828
出願人:富士電機デバイステクノロジー株式会社
-
炭化珪素半導体装置
公報種別:公開公報
出願番号:特願2007-262031
出願人:株式会社デンソー
-
IGBT
公報種別:公開公報
出願番号:特願2007-096434
出願人:トヨタ自動車株式会社
全件表示
前のページに戻る