特許
J-GLOBAL ID：201003090029657250

半導体装置

発明者：
内城 竜生

内城 竜生 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-060697
公開番号（公開出願番号）：特開2010-219088
出願日： 2009年03月13日
公開日（公表日）： 2010年09月30日
要約：
【課題】オン状態にすることが容易な半導体装置を提供する。【解決手段】半導体チップ10にN型ドリフト層1、P型ベース層2、N型エミッタ層3、N型バッファ層4、P型コレクタ層6、N型コンタクト層7が形成され、半導体チップ10上にP型ベース層2及びN型エミッタ層3に接続されたエミッタ電極11が設けられ、半導体チップ10内にN型エミッタ層3及びP型ベース層2を貫きN型ドリフト層1内に進入したトレンチゲート電極14が埋設され、半導体チップ10とトレンチゲート電極14との間にゲート絶縁膜13が形成され、半導体チップ10の下面上にP型コレクタ層6及びN型コンタクト層7に接続されたコレクタ電極15が設けられたアノードショート型の半導体装置101において、N型バッファ層1とP型コレクタ層6及びN型コンタクト層7との間に、抵抗率がN型バッファ層4の抵抗率よりも高いN型高抵抗層5を設ける。【選択図】図2
請求項（抜粋）：
第1導電型のドリフト層と、 前記ドリフト層上に設けられた第2導電型のベース層と、 前記ベース層の上層部分の一部に設けられた第1導電型のエミッタ層と、 前記ドリフト層の下方に設けられ、実効的な不純物濃度が前記ドリフト層の実効的な不純物濃度よりも高い第1導電型のバッファ層と、 前記バッファ層の下方に設けられ、抵抗率が前記バッファ層の抵抗率よりも高い第1導電型の高抵抗層と、 前記高抵抗層の下面上の一部の領域に設けられた第2導電型のコレクタ層と、 前記高抵抗層の下面上の他の一部の領域に設けられた第1導電型のコンタクト層と、 前記ベース層及び前記エミッタ層に接続されたエミッタ電極と、 前記エミッタ層及び前記ベース層を貫き、前記ドリフト層内に進入したトレンチゲート電極と、 前記エミッタ層、前記ベース層及び前記ドリフト層と前記トレンチゲート電極との間に設けられたゲート絶縁膜と、 前記コレクタ層及び前記コンタクト層に接続されたコレクタ電極と、 を備えたことを特徴とする半導体装置。
IPC (4件)：
H01L 29/739 ,  H01L 29/78 ,  H01L 29/423 ,  H01L 29/49
FI (4件)：
H01L29/78 655B ,  H01L29/78 653C ,  H01L29/78 655D ,  H01L29/58 G
Fターム (7件)：
4M104AA01 ,  4M104BB01 ,  4M104BB40 ,  4M104CC05 ,  4M104FF01 ,  4M104GG06 ,  4M104GG09
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM