プログラマブルロジックデバイス及び半導体装置

発明者： , , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2014-023977
公開番号（公開出願番号）：特開2014-179976
出願日： 2014年02月12日
公開日（公表日）： 2014年09月25日
要約：

【課題】回路面積の縮小、及び動作速度の向上が図られたPLDの提供。【解決手段】プログラマブルスイッチエレメントの入出力端子間に設けられるトランジスタのゲートを、該プログラマブルスイッチエレメントに信号が入力される期間、電気的に浮遊状態となる回路構成とする。該構成によりプログラマブルロジックエレメント間を流れる信号に対し、ゲートの電圧を昇圧するブースティング効果が作用して、振幅電圧の減少を抑えることができ、プルアップ回路等の昇圧回路が占めていた分の回路面積の縮小、及び動作速度の向上を図る。【選択図】図1

請求項（抜粋）：

ゲートがワード線に電気的に接続され、ソース及びドレインの一方がコンフィギュレーションデータを与える配線に電気的に接続される第1のトランジスタと、ゲートが記憶部に電気的に接続され、ソース及びドレインの一方が入力端子に電気的に接続される第2のトランジスタと、ゲートが高電源電位を与える配線に電気的に接続され、ソース及びドレインの一方がコンテキスト選択信号を与える配線に電気的に接続される第3のトランジスタと、ゲートが前記第3のトランジスタのソース及びドレインの他方に電気的に接続され、ソース及びドレインの一方が前記第2のトランジスタのソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方が出力端子に電気的に接続される第4のトランジスタと、を含むプログラマブルスイッチエレメントを有し、前記第2のトランジスタのゲート及び前記第4のトランジスタのゲートは、前記入力端子と前記出力端子間が電気的に導通状態となる期間において、電気的に浮遊状態にされるプログラマブルロジックデバイス。

IPC (5件)：

H03K 19/173 , H03K 19/177 , H01L 21/82 , H01L 21/823 , H01L 27/088

FI (5件)：

H03K19/173 101 , H03K19/177 , H01L21/82 A , H01L27/08 102E , H01L27/08 102J

Fターム (42件)：

5F048AB01 , 5F048AB04 , 5F048AB10 , 5F048AC01 , 5F048AC10 , 5F048BA01 , 5F048BA14 , 5F048BA15 , 5F048BA16 , 5F048BA19 , 5F048BA20 , 5F048BB02 , 5F048BB03 , 5F048BC18 , 5F048BD10 , 5F048BF12 , 5F048BF15 , 5F048BF16 , 5F048BG12 , 5F048BG13 , 5F048CB01 , 5F064AA07 , 5F064BB05 , 5F064BB06 , 5F064BB07 , 5F064BB12 , 5F064BB19 , 5F064BB26 , 5F064CC06 , 5F064CC21 , 5F064CC22 , 5F064CC23 , 5F064GG07 , 5F064HH09 , 5J042BA01 , 5J042BA08 , 5J042BA10 , 5J042BA11 , 5J042CA00 , 5J042CA20 , 5J042DA01 , 5J042DA03

引用特許：

審査官引用 (6件)

半導体装置
公報種別：公開公報出願番号：特願2012-110908 出願人：株式会社半導体エネルギー研究所
プログラマブルロジックデバイス
公報種別：公開公報出願番号：特願2012-111153 出願人：株式会社半導体エネルギー研究所
プログラマブルLSI
公報種別：公開公報出願番号：特願2012-019578 出願人：株式会社半導体エネルギー研究所

全件表示

引用文献：

審査官引用 (1件)

Capacitive Boosting for FPGA Interconnection Networks

前のページに戻る