特許
J-GLOBAL ID：201403047791749931

圧電デバイス

発明者：
恩田 友治

恩田 友治 について


出願人/特許権者：
京セラクリスタルデバイス株式会社

京セラクリスタルデバイス株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願2012-147461
公開番号（公開出願番号）：特開2014-011663
出願日： 2012年06月29日
公開日（公表日）： 2014年01月20日
要約：
【課題】配線パターン間の容量の影響による出力信号の周波数変動を低減できる圧電デバイスを提供する。【解決手段】圧電デバイス100のグランド用配線パターン118、出力用配線パターン117および一対の圧電素子測定用パターン114は、それぞれ異なる搭載パッドに接続されており、グランド用配線パターン118が、一対の圧電素子測定用パターン114の出力用配線パターン117に近い方の圧電素子測定用パターン114と出力用配線パターン117との間に配置されている。【選択図】図2
請求項（抜粋）：
複数の搭載パッド、グランド用配線パターン、出力用配線パターンおよび一対の圧電素子測定用パターンが基板部の下面に設けられた素子搭載部材と、前記複数の搭載パッドに搭載された集積回路素子と、前記基板部の上面に設けられており、前記集積回路素子に電気的に接続された圧電素子とを備えており、 前記グランド用配線パターン、前記出力用配線パターンおよび前記一対の圧電素子測定用パターンはそれぞれ異なる前記搭載パッドに接続されており、前記グランド用配線パターンが、前記一対の圧電素子測定用パターンの前記出力用配線パターンに近い方の圧電素子測定用パターンと前記出力用配線パターンとの間に配置されていることを特徴とする圧電デバイス。
IPC (2件)：
H03B 5/32 ,  H03H 9/02
FI (3件)：
H03B5/32 H ,  H03H9/02 A ,  H03H9/02 K
Fターム (21件)：
5J079AA04 ,  5J079BA39 ,  5J079BA43 ,  5J079FA01 ,  5J079HA03 ,  5J079HA07 ,  5J079HA09 ,  5J079HA15 ,  5J079HA25 ,  5J079HA29 ,  5J108BB02 ,  5J108CC04 ,  5J108EE03 ,  5J108EE04 ,  5J108EE07 ,  5J108EE13 ,  5J108EE18 ,  5J108FF11 ,  5J108GG03 ,  5J108GG16 ,  5J108KK04
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM