特許
J-GLOBAL ID：201403066598861150
半導体デバイスのためのトラップリッチ層
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人深見特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2013-546188
公開番号（公開出願番号）：特表2014-504457
出願日： 2011年12月07日
公開日（公表日）： 2014年02月20日
要約：
集積回路チップが活性層及びトラップリッチ層と共に形成される。活性層が能動素子層及び金属インターコネクト層と共に形成される。トラップリッチ層が活性層の上に形成される。幾つかの実施形態では、活性層は半導体ウェハに含まれ、トラップリッチ層はハンドルウェハに含まれる。
請求項（抜粋）：
方法であって、
集積回路チップのための活性層を形成することであり、前記活性層が能動素子層及び金属インターコネクト層を含む、活性層を形成すること、
前記活性層の上にトラップリッチ層を形成すること、
を含む方法。
IPC (3件)：
H01L 21/02
, H01L 27/12
, H01L 21/322
H01L27/12 B
, H01L21/322 J
, H01L21/322 Z
, H01L21/322 M
