特許
J-GLOBAL ID：201403069540402472

試験装置および試験方法

発明者：
坂井 太一

坂井 太一 について


出願人/特許権者：
富士通セミコンダクター株式会社

富士通セミコンダクター株式会社 について


代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2013-055568
公開番号（公開出願番号）：特開2014-181969
出願日： 2013年03月18日
公開日（公表日）： 2014年09月29日
要約：
【課題】試験時間を短縮すること。【解決手段】本発明は、複数のデバイス52に電気的に接続される複数の端子と、前記複数の端子を介し、前記複数のデバイス52に電圧を印加する複数の電源ユニット50と、前記複数のデバイス52毎に試験時に流れる電流値を算出し、前記電流値に基づき、前記複数のデバイス52のうち同時に試験するデバイス52を構成要素とするデバイスグループ62を決定する制御部と、を具備する試験装置である。【選択図】図10
請求項（抜粋）：
複数のデバイスに電気的に接続される複数の端子と、 前記複数の端子を介し、前記複数のデバイスに電圧を印加する複数の電源ユニットと、 前記複数のデバイス毎に試験時に流れる電流値を算出し、前記電流値に基づき、前記複数のデバイスのうち同時に試験するデバイスを構成要素とするデバイスグループを決定する制御部と、 を具備することを特徴とする試験装置。
IPC (2件)：
G01R 31/28 ,  H01L 21/66
FI (2件)：
G01R31/28 Y ,  H01L21/66 B
Fターム (11件)：
2G132AA00 ,  2G132AE12 ,  2G132AE23 ,  2G132AE27 ,  2G132AF02 ,  2G132AL09 ,  2G132AL26 ,  4M106AA01 ,  4M106BA01 ,  4M106DD23 ,  4M106DJ20
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM