特許
J-GLOBAL ID:201403073288266681
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
特許業務法人快友国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2012-261126
公開番号(公開出願番号):特開2014-107489
出願日: 2012年11月29日
公開日(公表日): 2014年06月09日
要約:
【課題】電極層の破損を抑制することができる半導体装置を開示する。【解決手段】半導体装置10は、半導体素子20と、低強度層40と、接合層50と、導電板60を備える。半導体素子20は、半導体基板22と、半導体基板22の表裏面のそれぞれに設けられた電極層30を有している。低強度層40は、電極層30の表面に設けられている。接合層50は、低強度層40の表面に設けられている。導電板60は、接合層50の表面に設けられている。接合層50の強度は、電極層30の強度よりも高く、低強度層40の強度は、電極層30の強度よりも低い。【選択図】図1
請求項(抜粋):
半導体装置であって、
その表面に電極層を備える半導体素子と、
電極層の表面に備えられた低強度層と、
低強度層の表面に備えられた接合層と、
接合層の表面に備えられた導電板と、を有しており、
接合層の強度は、電極層の強度よりも高く、
低強度層の強度は、電極層の強度よりも低い、
ことを特徴とする半導体装置。
IPC (2件):
FI (2件):
H01L23/48 G
, H01L21/28 301R
Fターム (9件):
4M104AA01
, 4M104BB03
, 4M104CC01
, 4M104DD37
, 4M104FF13
, 4M104GG02
, 4M104GG09
, 4M104GG18
, 4M104HH20
引用特許:
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る