特許
J-GLOBAL ID：201403076829333920

半導体装置

発明者：
中柴 康隆

中柴 康隆 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (2件)： 速水 進治 ,  天城 聡
公報種別：公開公報
出願番号（国際出願番号）：特願2014-042515
公開番号（公開出願番号）：特開2014-143427
出願日： 2014年03月05日
公開日（公表日）： 2014年08月07日
要約：
【課題】配線基板と送信側の第1回路、及び配線基板と受信側の第2回路とをインダクタ対によって接続するときに、信号を正確に伝達しつつ、第1回路と第2回路の間の絶縁を確保することができるようにする。【解決手段】配線基板60は、半導体チップ10の第1インダクタ302上から半導体チップ20の第2インダクタ322上に亘って取り付けられている。配線基板60は、第3インダクタ304及び第4インダクタ324を有している。第3インダクタ304は第1インダクタ302の上方に位置している。第1インダクタ302から第3インダクタ304までの距離は、第2インダクタ322から第4インダクタ324までの距離より長い。【選択図】図1
請求項（抜粋）：
配線層を有する一つまたは二つの半導体チップ、及び前記一つまたは二つの半導体チップの配線層側に取り付けられた配線基板を備え、 前記一つまたは二つの半導体チップは、 信号を生成する第1回路と、 前記配線層に形成され、前記第1回路に接続された第1インダクタと、 前記信号を処理する第2回路と、 前記配線層に形成され、前記第2回路に接続された第2インダクタと、 を有し、 前記配線基板は、 前記第1インダクタの上方に位置する第3インダクタと、 前記第2インダクタの上方に位置し、前記第3インダクタに接続している第4インダクタと、 を有し、 前記第1インダクタから前記第3インダクタまでの距離は、前記第2インダクタから前記第4インダクタまでの距離と異なり、 前記第1回路及び前記第1インダクタは第1の前記半導体チップに形成されており、 前記第2回路及び前記第2インダクタは第2の前記半導体チップに形成されており、 前記配線基板は、前記第1の半導体チップ上から前記第2の半導体チップ上に亘って取り付けられている半導体装置。
IPC (5件)：
H01L 21/822 ,  H01L 27/04 ,  H01L 25/04 ,  H01L 25/18 ,  H04B 5/02
FI (5件)：
H01L27/04 L ,  H01L27/04 E ,  H01L27/04 A ,  H01L25/04 Z ,  H04B5/02
Fターム (11件)：
5F038AZ04 ,  5F038BE07 ,  5F038CA02 ,  5F038CA03 ,  5F038CD18 ,  5F038EZ06 ,  5F038EZ07 ,  5F038EZ20 ,  5K012AA03 ,  5K012AB03 ,  5K012AC06
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM