特許
J-GLOBAL ID：201403079277279925

不揮発性半導体記憶装置、及びそのフォーミング方法

発明者：
野尻 康弘

野尻 康弘 について

, 
小林 茂樹

小林 茂樹 について

, 
大和 昌樹

大和 昌樹 について

, 
福水 裕之

福水 裕之 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： きさらぎ国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2013-045037
公開番号（公開出願番号）：特開2014-049175
出願日： 2013年03月07日
公開日（公表日）： 2014年03月17日
要約：
【課題】フォーミング電圧を低減することができ、消費電力を抑制する。 【解決手段】この実施の形態に係る不揮発性半導体装置は、複数層のメモリ層を含むメモリセルアレイと、前記メモリセルアレイに印加される電圧を制御する制御部とを備える。そのメモリ層の各々は、第1配線及び第2配線を備え、更に前記第1配線と前記第2配線のと間に配置され可変抵抗素子を含むメモリセルを含む。制御部は、メモリセルアレイに対しフォーミング動作を実行する場合において、複数層のメモリ層に対し順々にフォーミング動作を実行するように構成される。フォーミング動作は、フォーミング動作時において非選択のメモリセルに流れる非選択電流の大きさが小さいメモリ層から順に実行される。【選択図】図4
請求項（抜粋）：
複数のメモリ層を含むメモリセルアレイと、 前記メモリセルアレイに印加される電圧を制御する制御部と を備え、
IPC (2件)：
G11C 13/00 ,  H01L 27/105
FI (5件)：
G11C13/00 170 ,  G11C13/00 110R ,  G11C13/00 120B ,  G11C13/00 120A ,  H01L27/10 448
Fターム (10件)：
5F083FZ10 ,  5F083GA05 ,  5F083GA10 ,  5F083JA35 ,  5F083JA39 ,  5F083JA60 ,  5F083KA01 ,  5F083KA05 ,  5F083LA12 ,  5F083LA16
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM