特許
J-GLOBAL ID：201403080562461816

ウエハレベルのシンギュレーションのための方法およびシステム

発明者：
シューグラフ, クラウス

シューグラフ, クラウス について

, 
ラマスワミ, シシャドリ

ラマスワミ, シシャドリ について

, 
ライス, マイケル アール.

ライス, マイケル アール. について

, 
サレク, モーセン エス.

サレク, モーセン エス. について

, 
ビョルクマン, クラエス エイチ.

ビョルクマン, クラエス エイチ. について


出願人/特許権者：
アプライド マテリアルズ インコーポレイテッド

アプライド マテリアルズ インコーポレイテッド について


代理人 (2件)： 園田 吉隆 ,  小林 義教
公報種別：公表公報
出願番号（国際出願番号）：特願2013-554654
公開番号（公開出願番号）：特表2014-511569
出願日： 2012年02月17日
公開日（公表日）： 2014年05月15日
要約：
複数の半導体ダイをシンギュレーションする方法は、キャリア基板を用意することと、半導体基板をキャリア基板に接合することとを含む。半導体基板は、複数のデバイスを含む。この方法はまた、半導体基板上にマスク層を形成することと、マスク層の所定の部分を光に露出させることと、マスク層の所定の部分を処理して半導体基板上に所定のマスクパターンを形成することとを含む。この方法は、複数の半導体ダイを形成することであって、複数の半導体ダイがそれぞれ、所定のマスクパターンに関連し、複数のデバイスの1つまたは複数を含む、形成することと、複数の半導体ダイをキャリア基板から分離することとをさらに含む。
請求項（抜粋）：
複数の半導体ダイをシンギュレーションする方法であって、前記方法は、 キャリア基板を用意することと、 複数のデバイスを含む半導体基板を前記キャリア基板に接合することと、 前記半導体基板上にマスク層を形成することと、 前記マスク層の所定の部分を光に露出させることと、 前記マスク層の前記所定の部分を処理して前記半導体基板上に所定のマスクパターンを形成することと、 前記複数の半導体ダイを形成することであって、前記複数の半導体ダイがそれぞれ、前記所定のマスクパターンに関連し、前記複数のデバイスの1つまたは複数を含む、形成することと、 前記複数の半導体ダイを前記キャリア基板から分離することとを含む方法。
IPC (3件)：
H01L 21/301 ,  B23K 26/36 ,  H01L 21/02
FI (7件)：
H01L21/78 Q ,  H01L21/78 B ,  H01L21/78 M ,  H01L21/78 S ,  B23K26/36 ,  H01L21/02 B ,  H01L21/02 C
Fターム (20件)：
4E068AA00 ,  4E068AA01 ,  4E068AJ04 ,  4E068CA14 ,  4E068DA10 ,  4E068DB10 ,  5F063AA11 ,  5F063AA15 ,  5F063CA02 ,  5F063CA06 ,  5F063DD26 ,  5F063DD42 ,  5F063DD52 ,  5F063DD59 ,  5F063DF03 ,  5F063DF24 ,  5F063EE36 ,  5F063EE78 ,  5F063EE87 ,  5F063FF33
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM