薄膜トランジスタアレイ基板及びその製造方法

発明者：
出願人/特許権者：
代理人 (2件)：岡部讓 , 吉澤弘司
公報種別：公開公報
出願番号（国際出願番号）：特願2013-259141
公開番号（公開出願番号）：特開2014-220483
出願日： 2013年12月16日
公開日（公表日）： 2014年11月20日
要約：

【課題】薄膜トランジスタアレイ基板を提供すること。【解決手段】本発明の薄膜トランジスタアレイ基板は、基板の上で互いに交差するように形成されたゲートラインとデータラインと、前記ゲートラインとデータラインとの間に形成されたゲート絶縁膜と、前記ゲートラインとデータラインの交差領域に形成されるゲート電極と、前記ゲート絶縁膜の上で前記ゲート電極と重畳されるように形成されたアクティブ層と、前記アクティブ層の上に形成されて前記アクティブ層のチャネル領域を定義するエッチング停止層と、前記アクティブ層の上で前記アクティブ層と部分的に重畳されるように形成されたソース電極及びドレイン電極と、を含み、前記エッチング停止層はソース電極とドレイン電極との間に形成され、前記ソース電極及びドレイン電極は前記エッチング停止層と離隔されて形成されることを特徴とする。【選択図】図2i

請求項（抜粋）：

基板の上に互いに交差するように形成されたゲートラインとデータラインと、前記ゲートラインとデータラインとの間に形成されたゲート絶縁膜と、前記ゲートラインとデータラインの交差領域に形成されたゲート電極と、前記ゲート絶縁膜の上に前記ゲート電極と重畳されるように形成されたアクティブ層と、前記アクティブ層の上に形成され、前記アクティブ層のチャネル領域を定義するエッチング停止層と、前記アクティブ層の上で前記アクティブ層と部分的に重畳されるように形成されたソース電極及びドレイン電極とを含み、前記エッチング停止層は、前記ソース電極及びドレイン電極との間に形成され、前記ソース電極及びドレイン電極は、前記エッチング停止層から離隔して形成されていることを特徴とする、薄膜トランジスタアレイ基板。

IPC (3件)：

H01L 21/336 , H01L 29/786 , G02F 1/134

FI (6件)：

H01L29/78 619A , H01L29/78 627C , H01L29/78 616T , H01L29/78 616U , H01L29/78 613Z , G02F1/1343

Fターム (44件)：

2H092JA26 , 2H092JA29 , 2H092JA38 , 2H092JA42 , 2H092JA46 , 2H092JB22 , 2H092JB31 , 2H092KA08 , 2H092MA15 , 2H092MA17 , 2H092NA23 , 2H092NA27 , 5F110AA02 , 5F110BB01 , 5F110CC07 , 5F110DD01 , 5F110DD02 , 5F110DD05 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE14 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110GG01 , 5F110GG30 , 5F110GG58 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK21 , 5F110HL07 , 5F110HM04 , 5F110HM12 , 5F110NN02 , 5F110NN16 , 5F110NN23 , 5F110NN72 , 5F110QQ12

引用特許：

審査官引用 (5件)

アクティブマトリクス基板
公報種別：公開公報出願番号：特願平5-029383 出願人：シャープ株式会社
半導体装置の作製方法及び現像装置
公報種別：公開公報出願番号：特願2003-101633 出願人：株式会社半導体エネルギー研究所
液晶表示装置用アレイ基板及びその製造方法
公報種別：公開公報出願番号：特願2011-117709 出願人：エルジーディスプレイカンパニーリミテッド

全件表示

前のページに戻る