【請求項1】第1のトランジスタを有し、
第2のトランジスタを有し、
容量素子を有し、
第1の導電層を有し、
第2の導電層を有し、
第3の導電層を有し、
前記第2のトランジスタのソース又はドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記第2のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲートと電気的に接続され、
前記第1のトランジスタは、第1のチャネル形成領域を有し、
前記第2のトランジスタは、第2のチャネル形成領域を有し、
前記第1のチャネル形成領域は、シリコンを有し、
前記第2のチャネル形成領域は、酸化物半導体を有し、
前記第1の導電層は、前記第1のトランジスタのゲートとしての機能を有し、
前記第2の導電層は、前記第2のトランジスタのソース又はドレインの一方としての機能を有し、
前記第2の導電層は、前記容量素子の一方の電極としての機能を有し、
前記第3の導電層は、前記容量素子の他方の電極としての機能を有し、
前記第1の導電層は、前記第2の導電層と重なる領域を有し、
前記第2の導電層は、前記第3の導電層と重なる領域を有することを特徴とする半導体装置。
H01L 21/8247 ( 200 6.01)
, H01L 27/115 ( 200 6.01)
, H01L 27/105 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
, H01L 29/788 ( 200 6.01)
, H01L 29/792 ( 200 6.01)
, H01L 29/786 ( 200 6.01)
, G11C 11/405 ( 200 6.01)
, H01L 21/8242 ( 200 6.01)
, H01L 27/108 ( 200 6.01)
