プロセッサシステム

発明者： , ,
出願人/特許権者：
代理人 (17件)：特許業務法人スズエ国際特許事務所 , 蔵田昌俊 , 福原淑弘 , 中村誠 , 野河信久 , 白根俊郎 , 峰隆司 , 幸長保次郎 , 河野直樹 , 砂川克 , 井関守三 , 赤穂隆雄 , 井上正 , 佐藤立志 , 岡田貴志 , 堀内美保子 , 竹内将訓
公報種別：公開公報
出願番号（国際出願番号）：特願2013-053661
公開番号（公開出願番号）：特開2014-179150
出願日： 2013年03月15日
公開日（公表日）： 2014年09月25日
要約：

【課題】メモリ容量を再構成可能な容量可変メモリを実現する。【解決手段】実施形態に係わる容量可変メモリは、複数の基本単位を有し、各基本単位が1つのセルトランジスタT0と1つの抵抗変化素子R0を備えるメモリセルアレイと、1ビットの読み出し/書き込みを複数の基本単位のうちの2n個(nは整数)に対して行う第1のモード、及び、1ビットの読み出し/書き込みを複数の基本単位のうちの2m個(mは整数、かつ、n≠m)に対して行う第2のモードを、選択的に切り替えるモードセレクタ1Bと、第1及び第2のモードの切り替えを制御する制御回路とを備える。【選択図】図7

請求項（抜粋）：

複数の基本単位を有し、各基本単位が1つのセルトランジスタと1つの抵抗変化素子を備えるメモリセルアレイと、1ビットの読み出し/書き込みを前記複数の基本単位のうちの2n個(nは整数)に対して行う第1のモード、及び、前記1ビットの前記読み出し/書き込みを前記複数の基本単位のうちの2m個(mは整数、かつ、n≠m)に対して行う第2のモードを、選択的に切り替えるモードセレクタと、前記第1及び第2のモードの切り替えを制御する制御回路とを具備する容量可変メモリ。

IPC (2件)：

G11C 11/15 , G06F 12/08

FI (5件)：

G11C11/15 150 , G06F12/08 511E , G06F12/08 551B , G06F12/08 553B , G11C11/15 140

Fターム (5件)：

5B005MM01 , 5B005QQ02 , 5B005TT02 , 5B005UU32 , 5B005UU43

引用特許：

審査官引用 (4件)

不揮発性記憶装置および半導体集積回路装置
公報種別：公開公報出願番号：特願2002-286173 出願人：株式会社ルネサステクノロジ
半導体装置
公報種別：公開公報出願番号：特願2007-230020 出願人：株式会社ルネサステクノロジ
共有ソース線を備えたMRAMデバイス
公報種別：公表公報出願番号：特願2010-539889 出願人：クゥアルコム・インコーポレイテッド

全件表示

前のページに戻る