特許
J-GLOBAL ID：201503004014915697

薄膜半導体装置

発明者：
小穴 保久

小穴 保久 について


出願人/特許権者：
エルジー ディスプレイ カンパニー リミテッド

エルジー ディスプレイ カンパニー リミテッド について


代理人 (7件)： 曾我 道治 ,  梶並 順 ,  上田 俊一 ,  吉田 潤一郎 ,  武井 義一 ,  田村 義行 ,  松岡 隆裕
公報種別：公開公報
出願番号（国際出願番号）：特願2013-203179
公開番号（公開出願番号）：特開2015-070114
出願日： 2013年09月30日
公開日（公表日）： 2015年04月13日
要約：
【課題】酸化還元反応を防止できる実用的な導電性バリア材料を備えた薄膜半導体装置を得る。【解決手段】ソース電極(6)およびドレーン電極(7)のそれぞれと、半導体層(4)との間に設けられる導電性バリア材料(5)として、非晶質エレクトライドが用いられており、この導電性バリア材料(5)は、スパッタ成膜で2nm〜15nmの範囲の膜厚として形成されており、従来のMo電極TFTと同等の電気的特性を示し、n型Oxide-TFT電極として良好に動作する。【選択図】図1
請求項（抜粋）：
ソース電極およびドレーン電極のそれぞれと、半導体層との間に設けられる導電性バリア材料として、非晶質エレクトライドを用いた 薄膜半導体装置。
IPC (4件)：
H01L 29/786 ,  H01L 21/336 ,  H01L 29/417 ,  H01L 21/28
FI (4件)：
H01L29/78 616V ,  H01L29/78 616L ,  H01L29/50 M ,  H01L21/28 301B
Fターム (36件)：
4M104AA03 ,  4M104AA09 ,  4M104BB02 ,  4M104BB04 ,  4M104BB36 ,  4M104BB37 ,  4M104CC01 ,  4M104DD37 ,  4M104FF16 ,  4M104GG09 ,  4M104HH16 ,  4M104HH20 ,  5F110AA03 ,  5F110AA14 ,  5F110CC07 ,  5F110DD02 ,  5F110DD05 ,  5F110EE08 ,  5F110FF02 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG25 ,  5F110GG43 ,  5F110HK01 ,  5F110HK03 ,  5F110HK04 ,  5F110HK16 ,  5F110HK17 ,  5F110HK33 ,  5F110HK42 ,  5F110NN16 ,  5F110QQ09
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM