パターン形成方法および半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：特許業務法人サクラ国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2014-059140
公開番号（公開出願番号）：特開2015-181995
出願日： 2014年03月20日
公開日（公表日）： 2015年10月22日
要約：

【課題】微細なブロックコポリマーのミクロ相分離パターンを得ることができるパターン形成方法および半導体装置の製造方法を提供する。【解決手段】第1、第2のポリマーを有し、相分離周期dの高分子ブロック共重合体を用いるパターン形成方法であって、ガイド層を形成する工程S10と、高分子ブロック共重合体層を形成する工程と、高分子ブロック共重合体層を自己組織化して、前記相分離周期dの相分離構造を形成する工程S20と、を具備する。ガイド層は、幅が略(d/2)×nで、前記第1、第2のポリマーのいずれともピンニングしない第1の領域(n:奇数)と、この第1の領域と表面エネルギーが異なり、幅が略(d/2)×mで、前記第1、第2のポリマーのいずれともピンニングしない第2の領域(m:奇数)と、が交互に配置される。【選択図】図1

請求項（抜粋）：

第1、第2のポリマーを有し、相分離周期dの高分子ブロック共重合体を用いるパターン形成方法であって、幅が略(d/2)×nで、前記第1、第2のポリマーのいずれともピンニングしない第1の領域(n:奇数)と、この第1の領域と表面エネルギーが異なり、幅が略(d/2)×mで、前記第1、第2のポリマーのいずれともピンニングしない第2の領域(m:奇数)と、が交互に配置されるガイド層を基板上に形成する工程と、前記ガイド層上に前記高分子ブロック共重合体層を形成する工程と、前記高分子ブロック共重合体層を自己組織化して、前記相分離周期dの相分離構造を形成する工程と、を具備するパターン形成方法。

IPC (5件)：

B05D 7/24 , H01L 21/027 , H01L 21/306 , B82Y 40/00 , B82Y 30/00

FI (5件)：

B05D7/24 302E , H01L21/30 570 , H01L21/302 105A , B82Y40/00 , B82Y30/00

Fターム (18件)：

4D075BB21Z , 4D075BB45Z , 4D075BB61Z , 4D075BB85X , 4D075DA06 , 4D075DB14 , 4D075DC22 , 4D075EA45 , 4D075EB14 , 4D075EB22 , 5F004DA16 , 5F004DA18 , 5F004DA26 , 5F004DB01 , 5F004DB03 , 5F004EA03 , 5F004EA06 , 5F146AA28

引用特許：

審査官引用 (4件)

パターン形成方法
公報種別：公開公報出願番号：特願2011-209918 出願人：株式会社東芝
化学的にパターン化された表面と第2の表面との間でのブロック共重合体薄膜の誘導集合
公報種別：公開公報出願番号：特願2012-204273 出願人：ウィスコンシン・アラムナイ・リサーチ・ファウンデーション, 株式会社日立製作所
パターン形成方法
公報種別：公開公報出願番号：特願2011-209850 出願人：株式会社東芝

全件表示

前のページに戻る