特許
J-GLOBAL ID：201503035350652877

回路装置及び電子機器

発明者：
友原 清秀

友原 清秀 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (2件)： 上柳 雅誉 ,  渡辺 和昭
公報種別：公開公報
出願番号（国際出願番号）：特願2013-208887
公開番号（公開出願番号）：特開2015-073236
出願日： 2013年10月04日
公開日（公表日）： 2015年04月16日
要約：
【課題】最適なデッドタイムに調整可能な回路装置及び電子機器等を提供すること。【解決手段】回路装置200は、トランジスターQ1〜Q4を有するブリッジ回路210と、トランジスターQ1〜Q4をオン・オフ制御する駆動パルス信号S1〜S4を出力する制御回路240と、駆動パルス信号S1〜S4を遅延させる遅延回路251〜254と、遅延された駆動パルス信号SD1〜SD4に基づいて、トランジスターQ1〜Q4を駆動するプリドライバー261〜264と、第1〜第4の遅延時間情報が可変に設定される遅延設定レジスター237と、を含む。遅延回路251〜254は、第1〜第4の遅延時間情報に対応する第1〜第4の遅延時間だけ、トランジスターQ1〜Q4をオフからオンにする際の駆動パルス信号S1〜S4を遅延させる。【選択図】 図1
請求項（抜粋）：
第1〜第nのトランジスター(nは2以上の自然数)を有するブリッジ回路と、 前記第1〜第nのトランジスターをオン・オフ制御する第1〜第nの駆動パルス信号を出力する制御回路と、 前記第1〜第nの駆動パルス信号を遅延させる第1〜第nの遅延回路と、 遅延された前記第1〜第nの駆動パルス信号に基づいて、前記第1〜第nのトランジスターを駆動する第1〜第nのプリドライバーと、 第1〜第nの遅延時間情報が可変に設定される遅延設定レジスターと、 を含み、 前記第1〜第nの遅延回路は、 前記第1〜第nの遅延時間情報に対応する第1〜第nの遅延時間だけ、前記第1〜第nのトランジスターをオフからオンにする際の第1〜第nの駆動パルス信号を遅延させることを特徴とする回路装置。
IPC (3件)：
H03K 17/16 ,  H03K 17/687 ,  H03K 17/695
FI (3件)：
H03K17/16 L ,  H03K17/687 E ,  H03K17/687 B
Fターム (16件)：
5J055AX08 ,  5J055AX27 ,  5J055AX55 ,  5J055AX56 ,  5J055AX65 ,  5J055BX16 ,  5J055CX20 ,  5J055DX12 ,  5J055DX60 ,  5J055EX01 ,  5J055EX07 ,  5J055EY12 ,  5J055EY21 ,  5J055FX04 ,  5J055FX32 ,  5J055GX04
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (1件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2002-174386   出願人：三菱電機株式会社

前のページに戻る

TOP

BOTTOM