半導体装置の作製方法

発明者： , , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2014-184826
公開番号（公開出願番号）：特開2015-079950
出願日： 2014年09月11日
公開日（公表日）： 2015年04月23日
要約：

【課題】半導体装置のしきい値の適正化方法を提供する。【解決手段】半導体と、半導体に電気的に接するソース電極あるいはドレイン電極と、ゲート電極とゲート電極と半導体との間に設けられる電荷捕獲層とを有する複数の半導体装置において、150°C以上300°C以下で加熱しつつ、それぞれのゲート電極の電位をソース電極やドレイン電極よりも高くし、かつ、1秒以上保持することで、電荷捕獲層に電子を捕獲させることで、しきい値を増大させ、Icut電流を低減させる。この際、それぞれの半導体装置のゲート電極とソース電極やドレイン電極の電位差を異なるものとすることにより、それぞれの半導体装置のしきい値をそれぞれの目的に適合したものとする。【選択図】図1

請求項（抜粋）：

第1の半導体装置と第2の半導体装置とを有し、前記第1の半導体装置と第2の半導体装置のそれぞれは、第1の半導体と、前記第1の半導体に電気的に接する電極と、第1のゲート電極と、前記第1のゲート電極と前記第1の半導体との間に設けられる電荷捕獲層とを有し、 150°C以上300°C以下で、前記第1の半導体装置の前記第1のゲート電極と前記電極の間の第1の電位差と、前記第2の半導体装置の前記第1のゲート電極と前記電極の間の第2の電位差が異なる状態で、1分以上1時間以下保持することにより、前記第1の半導体装置と前記第2の半導体装置のしきい値を互いに異なるものとする処理をおこなうことを特徴とする半導体装置の作製方法。

IPC (16件)：

H01L 21/824 , H01L 27/115 , H01L 21/336 , H01L 29/786 , H01L 29/66 , H01L 21/28 , H01L 29/417 , H01L 29/423 , H01L 29/49 , H01L 27/108 , H01L 29/788 , H01L 29/792 , H01L 27/11 , H01L 27/105 , G09F 9/30 , G09F 9/00

FI (18件)：

H01L27/10 434 , H01L29/78 617V , H01L29/78 617U , H01L29/78 617T , H01L29/78 617N , H01L29/66 T , H01L21/28 301B , H01L29/50 M , H01L29/58 G , H01L27/10 321 , H01L27/10 671C , H01L27/10 671Z , H01L29/78 371 , H01L27/10 381 , H01L27/10 441 , G09F9/30 338 , G09F9/00 338 , H01L29/78 613Z

Fターム (213件)：

4M104AA01 , 4M104AA02 , 4M104AA03 , 4M104AA08 , 4M104AA09 , 4M104BB02 , 4M104BB04 , 4M104BB05 , 4M104BB06 , 4M104BB07 , 4M104BB08 , 4M104BB13 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB18 , 4M104BB30 , 4M104BB32 , 4M104BB33 , 4M104BB36 , 4M104CC01 , 4M104CC05 , 4M104DD37 , 4M104DD43 , 4M104DD63 , 4M104FF01 , 4M104FF02 , 4M104FF04 , 4M104FF06 , 4M104FF09 , 4M104FF18 , 4M104FF26 , 4M104FF27 , 4M104FF31 , 4M104GG04 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104GG16 , 4M104HH04 , 4M104HH10 , 4M104HH12 , 4M104HH13 , 4M104HH14 , 5C094AA05 , 5C094AA21 , 5C094AA22 , 5C094AA31 , 5C094BA02 , 5C094BA31 , 5C094BA43 , 5C094BA52 , 5C094BA61 , 5C094BA75 , 5C094DA13 , 5C094FA02 , 5C094FB02 , 5C094FB12 , 5C094FB14 , 5C094GB10 , 5C094HA05 , 5C094HA08 , 5F083AD02 , 5F083AD03 , 5F083AD69 , 5F083BS01 , 5F083BS13 , 5F083BS27 , 5F083BS50 , 5F083EP17 , 5F083EP22 , 5F083EP48 , 5F083EP49 , 5F083EP75 , 5F083ER03 , 5F083ER09 , 5F083ER11 , 5F083GA05 , 5F083GA06 , 5F083GA09 , 5F083GA19 , 5F083GA21 , 5F083GA25 , 5F083GA27 , 5F083HA02 , 5F083HA06 , 5F083HA08 , 5F083JA02 , 5F083JA05 , 5F083JA06 , 5F083JA12 , 5F083JA19 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083PR06 , 5F083PR07 , 5F083PR21 , 5F083PR22 , 5F083PR33 , 5F083PR36 , 5F083PR40 , 5F083ZA20 , 5F083ZA25 , 5F101BA17 , 5F101BA47 , 5F101BA49 , 5F101BA53 , 5F101BB02 , 5F101BB08 , 5F101BC02 , 5F101BD13 , 5F101BD30 , 5F101BD33 , 5F101BD39 , 5F101BE02 , 5F101BE05 , 5F101BF01 , 5F101BF02 , 5F101BF03 , 5F101BF09 , 5F101BH02 , 5F101BH09 , 5F101BH16 , 5F101BH26 , 5F110AA04 , 5F110AA07 , 5F110AA08 , 5F110AA09 , 5F110BB02 , 5F110BB08 , 5F110CC01 , 5F110CC10 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110DD05 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE14 , 5F110EE30 , 5F110EE44 , 5F110EE45 , 5F110EE47 , 5F110EE48 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF05 , 5F110FF09 , 5F110FF10 , 5F110FF27 , 5F110FF28 , 5F110FF29 , 5F110FF30 , 5F110FF36 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG13 , 5F110GG14 , 5F110GG15 , 5F110GG17 , 5F110GG19 , 5F110GG22 , 5F110GG25 , 5F110GG29 , 5F110GG35 , 5F110GG42 , 5F110GG43 , 5F110GG44 , 5F110GG45 , 5F110GG58 , 5F110HJ30 , 5F110HK01 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK21 , 5F110HK33 , 5F110HK34 , 5F110NN03 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN33 , 5F110NN34 , 5F110NN35 , 5F110NN40 , 5F110QQ09 , 5F110QQ19 , 5G435AA16 , 5G435BB06 , 5G435BB12 , 5G435BB13 , 5G435EE12 , 5G435HH12 , 5G435HH13 , 5G435HH14 , 5G435KK05 , 5G435LL03 , 5G435LL07 , 5G435LL08 , 5G435LL14 , 5G435LL17

引用特許：

審査官引用 (4件)

半導体素子及びこの半導体素子を用いた装置
公報種別：公開公報出願番号：特願2007-241162 出願人：シャープ株式会社
低消費電力回路設計手法、及び半導体集積回路装置
公報種別：公開公報出願番号：特願2009-161227 出願人：株式会社東芝
半導体装置、及び半導体装置の作製方法
公報種別：公開公報出願番号：特願2012-134398 出願人：株式会社半導体エネルギー研究所

全件表示

前のページに戻る