| 詳細情報 |  |
|---|---|
| 関連リンク |  |
| 探す |  |
MISC (7件)
- 春日井 貴通, 山下 茂, 原 祐子. Partially-Programmable Circuitを用いた遅延故障の回避手法 (ディペンダブルコンピューティング) -- (組込み技術とネットワークに関するワークショップETNET2016). 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2016. 115. 519. 145-150
- Yuko Hara, Hiroyuki Tomiyama, Shinya Honda, Hiroaki Takada. Proposal and Quantitative Analysis of the CHStone Benchmark Program Suite for Practical C-based High-level Synthesis. 情報処理学会論文誌. 2009. 50. 10. 2471-2483
- SHIBATA SEIYA, HONDA SHINYA, HARA YUKO. Embedded System Covalidation with RTOS Model and FPGA (IPSJ Transactions on System LSI Design Methodology Vol.1). 情報処理学会論文誌 論文誌トランザクション. 2008. 2008. 1. 126-130
- 原 祐子, 富山 宏之, 本田 晋也, 高田 広章, 石井 克哉. 関数レベル並列性を活用した動作記述分割手法. 情報処理学会研究報告システムLSI設計技術(SLDM). 2008. 2008. 32. 37-42
- 原 祐子, 冨山 宏之, 本田 晋也, 高田 広章, 石井 克哉. 関数レベル並列性を活用した動作記述分割手法. 電子情報通信学会技術研究報告. DC, ディペンダブルコンピューティング. 2008. 107. 559. 37-42
- Yuko Hara, Hiroyuki Tomiyama, Shinya Honda, Hiroaki Takada, Katsuya Ishii. CHStone: A benchmark program suite for practical C-based high-level synthesis. PROCEEDINGS OF 2008 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-10. 2008. 0. 0. 1192-+
- 原 祐子, 冨山 宏之, 本田 晋也, 高田 広章, 石井 克哉. 動作合成による倍精度浮動小数点型加算器の設計事例. 情報処理学会研究報告組込みシステム(EMB). 2007. 2007. 4. 1-6
1〜7 件目 / 全 7 件
- « 最初
- ‹ 前へ
- 1
- 次へ ›
- 最後 »
