文献

J-GLOBAL ID：201602282821771867   整理番号：16A0925256

再構成可能なニューラルネットワークアクセラレータの提案と性能分析

著者 (6件)： 大場百香 (電通大) ,  三輪忍 (電通大) ,  進藤智司 (名古屋工大) ,  津邑公暁 (名古屋工大) ,  八巻隼人 (電通大) ,  本多弘樹 (電通大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 116  号： 177(CPSY2016 10-40)  ページ： 235-242  発行年： 2016年08月01日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 既存のニューラルネットワークアクセラレータは電力効率に優れているものの,特定のニューロンモデルや学習アルゴリズムしかサポートしていないため,人工知能研究者を始めとするさまざまなニューラルネットワークの計算を高速化したいユーザのニーズを満たせていない。そこで我々は,ニューラルネットワークアクセラレータに一般的に必要とされるカスタムロジックに加え,再構成可能ロジックを搭載したニューラルネットワークアクセラレータを開発している。このアクセラレータは,ユーザが再構成可能ロジックに所望の計算アルゴリズムを実装することによって,任意のニューラルネットワーク計算を可能にする。本論文では,上記のアクセラレータのアーキテクチャを提案するとともに,開発中のサイクル・レベルのシミュレータを用いて提案アクセラレータの性能分析を行った結果を報告する。(著者抄録)

シソーラス用語： 再構成 ,  *ニューラルネットワーク ,  データ処理システム ,  *高速計算 ,  性能分析 ,  システムアーキテクチャ ,  *学習アルゴリズム ,  *人工知能 ,  シミュレータ ,  論理回路 ,  電力効率 ,  アクセラレータ ,  計算アルゴリズム ,  神経回路網モデル
準シソーラス用語： ニューロンモデル

分類 (2件)： 人工知能  (JE08000Z) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (3件)： 再構成 ,  提案 ,  性能分析