特許
J-GLOBAL ID:201603016358043920
遅延回路
発明者:
,
出願人/特許権者:
代理人 (1件):
竹村 壽
公報種別:特許公報
出願番号(国際出願番号):特願2012-147663
公開番号(公開出願番号):特開2014-011677
特許番号:特許第5967362号
出願日: 2012年06月29日
公開日(公表日): 2014年01月20日
請求項(抜粋):
【請求項1】入力信号からしきい値に応じた反転論理の信号を出力する入力インバータと、入力信号からしきい値に応じた反転論理の信号を出力する出力インバータと、前記出力インバータの入力端と接地間に接続され、前記入力インバータの出力する信号に基づいて充電または放電が行なわれる容量と、前記容量が充放電される時定数を制御する充放電制御回路とを具備し、前記充放電制御回路は、電源または接地のうちの一方と前記入力インバータの出力との間に直列に設けられ、ゲートとドレインが共通接続された第1導電型の第1のMOSトランジスタと、前記第1のMOSトランジスタのドレインと前記入力インバータの出力端との間に接続された抵抗と、ゲートが前記第1のMOSトランジスタのゲートに共通接続され、ソースが前記電源または接地のうちの前記一方に接続され、ドレインが前記容量の一端および前記出力インバータの入力端に接続され、トランジスタサイズ比が前記第1のMOSトランジスタより小さい第1導電型の第2のMOSトランジスタと、前記第2のMOSトランジスタのドレインと前記電源または接地のうちの他方との間に電流路を形成し、ゲートが前記入力インバータの出力端に接続された第2導電型の第3のMOSトランジスタとを有し、前記第1のMOSトランジスタと前記第2のMOSトランジスタとはカレントミラー回路を構成していることを特徴とする遅延回路。
IPC (1件):
FI (1件):
引用特許:
出願人引用 (7件)
-
特開平3-023709
-
特開平1-119114
-
ディレイ回路
公報種別:公開公報
出願番号:特願2002-090102
出願人:松下電器産業株式会社
-
遅延回路
公報種別:公開公報
出願番号:特願平5-308161
出願人:テキサスインスツルメンツインコーポレイテツド
-
遅延回路
公報種別:公開公報
出願番号:特願2002-304142
出願人:株式会社ミツトヨ
-
移相回路
公報種別:公開公報
出願番号:特願2008-174192
出願人:NECエレクトロニクス株式会社
-
遅延回路
公報種別:公開公報
出願番号:特願2001-188679
出願人:富士通テン株式会社
全件表示
前のページに戻る