特許
J-GLOBAL ID：201603017170073666

論理回路

発明者：
葛西 誠也

葛西 誠也 について


出願人/特許権者：
国立大学法人北海道大学

国立大学法人北海道大学 について


代理人 (3件)： 長谷川 芳樹 ,  黒木 義樹 ,  諏澤 勇司
公報種別：特許公報
出願番号（国際出願番号）：特願2011-232085
公開番号（公開出願番号）：特開2013-089916
特許番号：特許第5835771号
出願日： 2011年10月21日
公開日（公表日）： 2013年05月13日
請求項（抜粋）：
【請求項1】 バイアス電源とグラウンドとの間で直列に接続され、それぞれのゲート端子に入力電圧が印加される第1及び第2の電界効果トランジスタを備える論理回路であって、 前記第1及び第2の電界効果トランジスタのうちの少なくとも1つは、 前記ゲート端子が接続されるゲート電極膜と、 半導体材料からなるチャネル層と、 前記ゲート電極膜と前記チャネル層との間に配置され、電荷を蓄積及び放出する電荷蓄積構造を含む電荷蓄積層と、 を有し、 前記バイアス電源、前記グラウンド、及び前記ゲート端子の少なくとも1つには、雑音源が接続されている、 ことを特徴とする論理回路。
IPC (13件)：
H01L 27/095 ( 200 6.01) ,  H01L 21/338 ( 200 6.01) ,  H01L 29/778 ( 200 6.01) ,  H01L 29/812 ( 200 6.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 29/788 ( 200 6.01) ,  H01L 29/792 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 21/8238 ( 200 6.01) ,  H01L 27/092 ( 200 6.01) ,  H01L 21/8232 ( 200 6.01) ,  H01L 27/06 ( 200 6.01) ,  H03K 19/0952 ( 200 6.01)
FI (7件)：
H01L 29/80 E ,  H01L 29/80 H ,  H01L 29/78 371 ,  H01L 29/78 301 J ,  H01L 27/08 321 C ,  H01L 27/06 F ,  H03K 19/094 Z
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
引用文献：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM