特許
J-GLOBAL ID：200903084063424867

半導体集積回路

発明者：
高橋 光恵

高橋 光恵 について

, 
酒井 滋樹

酒井 滋樹 について


出願人/特許権者：
独立行政法人産業技術総合研究所

独立行政法人産業技術総合研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2006-301931
公開番号（公開出願番号）：特開2008-118047
出願日： 2006年11月07日
公開日（公表日）： 2008年05月22日
要約：
【課題】 信頼性高く不揮発記憶を書き込めるようにする。非記憶と不揮発記憶の両方、一時記憶(揮発記憶)と不揮発記憶の両方を一つの回路で行い得るようにする。【解決手段】 前段回路の情報を状態検地強調回路Aを介して本段回路に書き込む。制御信号V selectがL、即ち/V selectがHの時、回路Aでは小電圧のVcc0とVss0が選択され、これが前段回路に印加される。この時、本段回路のn-Tr2のゲート-p型基板端子間には0V以上Vcc0-Vss0以下の電位しか印加されないのでオフとオンの判別が可能な程度にチャネル抵抗は変化するが十分な不揮発記憶書き込みを行うほどではない。V selectがH、即ち/V selectがLに変わると、回路Aでは大電圧のVcc3とVss3が選択され、これが前段回路に印加される。V selectがHになる直前のVnの論理がHならば、n-Tr2には不揮発オン状態の書込が行われ、p-Tr2には不揮発オフ状態の書込が行われる。【選択図】 図9A
請求項（抜粋）：
入力端子と出力端子を備えて前記入力端子に入力された電位を元に不揮発記憶の可能な不揮発記憶回路に不揮発記憶を書き込むことのできる大きさの電位を発生して前記出力端子に出力する機能を持つ状態検知強調回路の前記出力端子を、前記不揮発記憶回路の入力端子に接続したことを特徴とする半導体集積回路。
IPC (10件)：
H01L 27/10 ,  G11C 11/22 ,  H01L 21/824 ,  H01L 27/105 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/823 ,  H01L 27/092 ,  H03K 19/00
FI (9件)：
H01L27/10 461 ,  G11C11/22 503 ,  H01L27/10 481 ,  H01L27/10 444A ,  H01L27/10 447 ,  H01L27/10 434 ,  H01L29/78 371 ,  H01L27/08 321D ,  H03K19/00 Z
Fターム (49件)：
4M119AA01 ,  4M119AA02 ,  4M119BB12 ,  4M119GG01 ,  4M119HH01 ,  4M119HH04 ,  4M119HH07 ,  4M119KK02 ,  4M119KK04 ,  4M119KK05 ,  4M119KK06 ,  5F048AB01 ,  5F048AB03 ,  5F048AB04 ,  5F048AC01 ,  5F048AC03 ,  5F048BB11 ,  5F048BE09 ,  5F083BS14 ,  5F083BS26 ,  5F083BS50 ,  5F083EP02 ,  5F083EP17 ,  5F083EP32 ,  5F083FR06 ,  5F083FR07 ,  5F083GA05 ,  5F083GA06 ,  5F083LA10 ,  5F083LA12 ,  5F083LA16 ,  5F083LA25 ,  5F083ZA13 ,  5F101BA01 ,  5F101BA41 ,  5F101BA62 ,  5F101BA68 ,  5F101BD24 ,  5F101BD33 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5J056AA00 ,  5J056AA03 ,  5J056BB58 ,  5J056CC14 ,  5J056DD12 ,  5J056EE04 ,  5J056GG09
引用特許：
出願人引用 (13件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM