文献

J-GLOBAL ID：201702284890825756   整理番号：17A0417555

IoTアプリケーションのための>0.1タイミング誤り率耐性を有する1.2GHz568nJ/predictionスパース深部ニューラルネットワークエンジンを有する14.3A28nm SoC【Powered by NICT】

14.3 A 28nm SoC with a 1.2GHz 568nJ/prediction sparse deep-neural-network engine with >0.1 timing error rate tolerance for IoT applications

クリップ

著者 (6件)： Whatmough Paul N. (Harvard University, Cambridge, MA, USA) ,  Lee Sae Kyu (Harvard University, Cambridge, MA, USA) ,  Lee Hyunkwang (Harvard University, Cambridge, MA, USA) ,  Rama Saketh (Harvard University, Cambridge, MA, USA) ,  Brooks David (Harvard University, Cambridge, MA, USA) ,  Wei Gu-Yeon (Harvard University, Cambridge, MA, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISSCC  ページ： 242-243  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 機械学習(ML)技術は,センサリッチシステムから生じる複雑な,ノイズのある実世界データを解釈する能力を持つもの(IoT)のインターネットに力を与える。エッジデバイス上で動作するML作業量を実行するための十分なエネルギー効率を達成する効率的なディジタル回路を用いた専用ハードウェアを必要とする。タイミング違反が発生し始めるかみそりシステムは点まで最小化する過剰な最悪ケースV_DDガードバンドを可能にした。非ゼロタイミング違反率を追跡することによって,プロセス/電圧/温度/時効(PVTA)変動を動的に補償される,時間とともに変化した。レジリエンスタイミング違反には明示的に補正する(例えば,再生[1]),またはアルゴリズム耐性[2]のどちらかを用いて達成した。MLアルゴリズムは顕著な固有の誤差耐性を提供し,明示的で保証された誤り訂正の負担のないRazorタイミング違反検出のための自然適合していた。事前ML加速器は低精度(例えばMNIST[4]84%)をもつ高出力(例えば,[3]消費278mW)またはスパイキングニューラルネットワークを用いたコンピュータビジョンCNNのいずれかに焦点を当てた。プログラマブル完全結合(FC)深層ニューラルネットワーク(DNN)加速器は高精度[5]を有する一般的な分類タスクのための柔軟な支援を提供する。しかし,FC層におけるパラメータ再利用されていないため,両計算とメモリ資源を最適化する必要がある。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 最適化 ,  誤り訂正 ,  インターネット ,  コンピュータビジョン ,  再利用 ,  加速器 ,  エネルギー効率 ,  *誤り率 ,  機械学習 ,  ディジタル回路 ,  *透視図法 ,  *ニューラルネットワーク ,  高精度 ,  スパイキングニューラルネットワーク ,  改変
準シソーラス用語： *システムオンチップ , 【Automatic Indexing@JST】

分類 (2件)： 計算機網  (JC03000K) ,  その他の情報処理  (JE15050M)

タイトルに関連する用語 (6件)： IoT ,  アプリケーション ,  誤り率 ,  耐性 ,  深部ニューラルネットワーク ,  SOC