特許
J-GLOBAL ID：201703000462258729
化合物半導体積層体及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
森 哲也
, 小西 恵
, 田中 秀▲てつ▼
公報種別：特許公報
出願番号（国際出願番号）：特願2013-029329
公開番号（公開出願番号）：特開2014-157994
特許番号：特許第6088281号
出願日： 2013年02月18日
公開日（公表日）： 2014年08月28日
請求項（抜粋）：
【請求項1】 Si基板上に第1の化合物半導体層を形成する工程と、
前記第1の化合物半導体層上に、該第1の化合物半導体層を形成するときよりも高温で第2の化合物半導体層を形成する工程とを備える化合物半導体積層体の製造方法であって、
前記第1の化合物半導体層は、III-V族化合物半導体であり、
前記第2の化合物半導体層は、InAs1-xSbx(0<x≦0.3)層であり、
前記第2の化合物半導体層を形成する工程は、In原料とAs原料とSb原料とを同時に照射する工程であり、
前記第2の化合物半導体層を形成する工程におけるSb原料の分子線強度と、前記第2の化合物半導体層の形成速度が1時間当たり1μmとなるために必要なIn原料の分子線強度との比が1以上であることを特徴とする化合物半導体積層体の製造方法。
IPC (2件)：
H01L 21/203 ( 200 6.01)
, H01L 21/20 ( 200 6.01)
H01L 21/203 M
, H01L 21/20
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
