半導体装置の作製方法

発明者： , , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2016-186513
公開番号（公開出願番号）：特開2017-005273
出願日： 2016年09月26日
公開日（公表日）： 2017年01月05日
要約：

【課題】セルフアライン構造の酸化物半導体膜を用いたトランジスタにおいて、高い電気特性を有し、且つ安定した電気特性を付与したトランジスタを提供する。【解決手段】酸化物半導体膜と金属膜とが接した状態で、不活性ガス雰囲気下で加熱処理することにより、該酸化物半導体膜に金属膜の元素を導入し、チャネル形成領域よりも抵抗が低い低抵抗領域を形成する。また、該加熱処理により金属膜は、酸化物半導体膜と接した領域が金属酸化物絶縁膜となる。その後金属膜の不要な領域を除去する。これによって、低抵抗領域上に金属酸化物絶縁膜を形成することが可能となる。また、金属酸化物絶縁膜により外部から酸化物半導体膜中へ侵入する不純物の拡散、または酸化物半導体膜から脱離する酸素を抑制することができる。【選択図】図1

請求項（抜粋）：

酸化物半導体膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、前記ゲート電極をマスクとして、前記酸化物半導体膜にアルゴンを導入し、前記ゲート電極上に絶縁膜を形成し、前記絶縁膜をエッチングして、前記ゲート電極の側面に側壁絶縁膜を形成し、前記酸化物半導体膜、前記ゲート電極、及び前記側壁絶縁膜を覆って、チタンを含む膜を形成し、加熱処理を行い、前記チタンを含む膜から前記酸化物半導体膜にチタンを導入し、前記チタンを含む膜を除去し、前記酸化物半導体膜、前記ゲート電極、及び前記側壁絶縁膜上に層間絶縁膜を形成し、前記層間絶縁膜に開口部を形成し、前記層間絶縁膜上に導電膜を形成し、前記導電膜をエッチングして、前記開口部において前記酸化物半導体膜と電気的に接続されるソース電極またはドレイン電極を形成することを特徴とする半導体装置の作製方法。

IPC (11件)：

H01L 21/336 , H01L 29/786 , H01L 21/823 , H01L 27/088 , H01L 27/092 , H01L 29/423 , H01L 29/49 , H01L 29/417 , H01L 21/283 , H01L 21/824 , H01L 27/108

FI (16件)：

H01L29/78 616L , H01L29/78 618B , H01L29/78 616V , H01L27/08 102A , H01L27/08 102E , H01L27/08 102H , H01L27/08 321A , H01L27/08 321G , H01L27/08 321K , H01L29/58 G , H01L29/50 M , H01L21/283 C , H01L21/283 B , H01L27/10 321 , H01L27/10 671C , H01L27/10 621Z

Fターム (151件)：

4M104AA03 , 4M104AA08 , 4M104AA09 , 4M104BB02 , 4M104BB04 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB18 , 4M104BB30 , 4M104BB31 , 4M104BB32 , 4M104BB33 , 4M104BB36 , 4M104CC01 , 4M104CC05 , 4M104DD07 , 4M104DD15 , 4M104DD16 , 4M104DD17 , 4M104DD18 , 4M104DD34 , 4M104DD37 , 4M104DD43 , 4M104DD51 , 4M104EE06 , 4M104EE12 , 4M104EE15 , 4M104EE16 , 4M104EE17 , 4M104GG08 , 4M104GG09 , 4M104GG14 , 4M104HH10 , 5F048AB01 , 5F048AC01 , 5F048AC04 , 5F048AC10 , 5F048BA01 , 5F048BA14 , 5F048BA19 , 5F048BA20 , 5F048BB09 , 5F048BB10 , 5F048BB11 , 5F048BB16 , 5F048BB17 , 5F048BC06 , 5F048BC11 , 5F048BE08 , 5F048BF06 , 5F048BF07 , 5F048BF15 , 5F048CB01 , 5F048CB03 , 5F048DA27 , 5F048DB01 , 5F083AD02 , 5F083AD21 , 5F083AD69 , 5F083JA02 , 5F083JA05 , 5F083JA19 , 5F083JA36 , 5F083JA37 , 5F083JA39 , 5F083JA40 , 5F083JA42 , 5F083JA56 , 5F083JA58 , 5F083JA60 , 5F083PR40 , 5F083ZA01 , 5F110AA06 , 5F110BB06 , 5F110BB11 , 5F110CC02 , 5F110CC05 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110DD05 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE07 , 5F110EE14 , 5F110EE31 , 5F110EE32 , 5F110EE42 , 5F110EE44 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF05 , 5F110FF09 , 5F110FF10 , 5F110FF27 , 5F110FF28 , 5F110FF30 , 5F110FF36 , 5F110GG01 , 5F110GG06 , 5F110GG12 , 5F110GG13 , 5F110GG14 , 5F110GG17 , 5F110GG19 , 5F110GG24 , 5F110GG25 , 5F110GG33 , 5F110GG34 , 5F110GG35 , 5F110GG42 , 5F110GG43 , 5F110GG57 , 5F110GG58 , 5F110HJ01 , 5F110HJ02 , 5F110HJ04 , 5F110HJ12 , 5F110HJ13 , 5F110HJ16 , 5F110HJ18 , 5F110HL01 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL07 , 5F110HL11 , 5F110HL12 , 5F110HL22 , 5F110HL23 , 5F110HL24 , 5F110HM15 , 5F110NN03 , 5F110NN04 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN33 , 5F110NN34 , 5F110QQ01 , 5F110QQ05 , 5F110QQ06 , 5F110QQ09 , 5F110QQ11

引用特許：

審査官引用 (4件)

薄膜トランジスタおよびその製造方法、並びに表示装置
公報種別：公開公報出願番号：特願2010-245035 出願人：ソニー株式会社
トランジスタとこれを含む半導体素子及びそれらの製造方法
公報種別：公開公報出願番号：特願2009-119199 出願人：三星電子株式会社
薄膜半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2006-295899 出願人：財団法人高知県産業振興センター, カシオ計算機株式会社

全件表示

前のページに戻る