【請求項1】 第1の電極層を形成し、
前記第1の電極層上に第1の酸化物膜を形成し、
前記第1の酸化物膜上に酸化物半導体膜を形成し、
前記酸化物半導体膜上に第2の酸化物膜を形成し、
前記第2の酸化物膜を線幅方向に後退させながらマスクとして用いて、前記酸化物半導体膜をエッチングし、前記酸化物半導体膜及び前記第2の酸化物膜の柱状体を形成し、
前記柱状体上に絶縁膜を形成し、
前記絶縁膜上に島状の導電膜を形成し、
前記絶縁膜及び前記島状の導電膜を異方性エッチングして、前記柱状体における前記酸化物半導体膜の側面を覆うゲート絶縁膜と、前記ゲート絶縁膜を介して前記柱状体における前記酸化物半導体膜と重なり、かつ対向する第1のゲート電極層及び第2のゲート電極層とを形成し、
前記柱状体における前記第2の酸化物膜に電気的に接続する第2の電極層を形成することを特徴とする半導体装置の作製方法。
H01L 29/786 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
, H01L 21/306 ( 200 6.01)
, H01L 21/308 ( 200 6.01)
, H01L 21/8234 ( 200 6.01)
, H01L 27/088 ( 200 6.01)
, H01L 21/8238 ( 200 6.01)
, H01L 27/092 ( 200 6.01)
, H01L 21/8242 ( 200 6.01)
, H01L 27/108 ( 200 6.01)
, H01L 27/115 ( 201 7.01)
, H01L 27/105 ( 200 6.01)
, H01L 29/788 ( 200 6.01)
, H01L 29/792 ( 200 6.01)