特許
J-GLOBAL ID：201703013341259986

データ処理装置

発明者：
安井 基晃

安井 基晃 について

, 
岡本 彰

岡本 彰 について


出願人/特許権者：
株式会社メガチップス

株式会社メガチップス について


代理人 (2件)： 吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2015-189471
公開番号（公開出願番号）：特開2017-068319
出願日： 2015年09月28日
公開日（公表日）： 2017年04月06日
要約：
【課題】データ処理装置の処理速度を向上することが可能な技術を提供する。【解決手段】調停部410は、処理対象読み出し要求、書き込み要求及び出力対象読み出し要求が競合しない場合には、処理対象読み出し要求、書き込み要求及び出力対象読み出し要求のうち入力された要求に応じた処理をフレームメモリ40に行う。調停部410は、処理対象読み出し要求、書き込み要求及び出力対象読み出し要求の少なくとも2つの要求が競合する場合には、当該少なくとも2つの要求を調停することによって当該少なくとも2つの要求の一つを選択し、選択した要求に応じた処理をフレームメモリ40に行う。【選択図】図11
請求項（抜粋）：
データ処理装置であって、 記憶部と、 前記記憶部を制御する記憶制御部と を備え、 前記記憶制御部は、 処理部で処理される処理対象データを前記記憶部から読み出す処理対象読み出し処理と、 前記処理部で処理された前記処理対象データである処理済みデータを前記記憶部に書き込む書き込み処理と、 前記記憶部に記憶されている、出力対象の前記処理済みデータである出力対象データを、前記記憶部から読み出す出力対象読み出し処理と を実行し、 前記記憶制御部は、 前記処理対象読み出し処理の実行要求である処理対象読み出し要求を出力する処理対象読み出し要求出力部と、 前記書き込み処理の実行要求である書き込み要求を出力する書き込み要求出力部と、 前記出力対象読み出し処理の実行要求である出力対象読み出し要求を出力する出力対象読み出し要求出力部と、 前記処理対象読み出し要求、前記書き込み要求及び前記出力対象読み出し要求が競合しない場合には、前記処理対象読み出し要求、前記書き込み要求及び前記出力対象読み出し要求のうち入力された要求に応じた処理を前記記憶部に行い、前記処理対象読み出し要求、前記書き込み要求及び前記出力対象読み出し要求の少なくとも2つの要求が競合する場合には、当該少なくとも2つの要求を調停することによって当該少なくとも2つの要求の一つを選択し、選択した要求に応じた処理を前記記憶部に行う調停部と を有する、データ処理装置。
IPC (2件)：
G06F 12/00 ,  G06T 1/20
FI (3件)：
G06F12/00 571B ,  G06F12/00 580 ,  G06T1/20 A
Fターム (28件)：
5B057AA01 ,  5B057BA26 ,  5B057CB08 ,  5B057CB12 ,  5B057CB16 ,  5B057CD02 ,  5B057CD04 ,  5B057CD06 ,  5B057CD12 ,  5B057CD20 ,  5B057CE08 ,  5B057CH07 ,  5B057CH11 ,  5B057CH14 ,  5B057CH18 ,  5B057CH20 ,  5B057DA03 ,  5B057DA12 ,  5B057DC06 ,  5B057DC08 ,  5B057DC13 ,  5B057DC14 ,  5B057DC16 ,  5B057DC32 ,  5B057DC33 ,  5B057DC36 ,  5B060CD13 ,  5B060GA19
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM