特許
J-GLOBAL ID:201703014471897840

半導体装置ならびに半導体装置および実装基板を備えた実装構造

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人あい特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2016-099030
公開番号(公開出願番号):特開2017-208422
出願日: 2016年05月17日
公開日(公表日): 2017年11月24日
要約:
【課題】リードと実装基板との接合部にクラックが入りにくい半導体装置を提供する。【解決手段】半導体装置1は、半導体チップ2と、上面および下面を有し、当該上面に半導体チップ2がダイボンディングされたダイパッド3と、ダイパッド3の周囲に配置された複数のリード4と、リード4の下面とリード4の半導体チップ2とは反対側の外側端面とダイパッドの下面とが露出するように、半導体チップおよびリードを封止する封止樹脂5と、ダイパッド3の下面に形成され、実装基板51への実装時にダイパッド3の下面と実装基板51との間隔を一定に保持するためのスペーサ11とを含む。【選択図】図14
請求項(抜粋):
実装基板に実装される半導体装置であって、 半導体チップと、 上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、 前記ダイパッドの周囲に配置された複数のリードと、 前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂と、 前記ダイパッドの下面に形成され、前記実装基板への実装時に前記ダイパッドの下面と前記実装基板との間隔を一定に保持するためのスペーサとを含む、半導体装置。
IPC (1件):
H01L 23/28
FI (1件):
H01L23/28 J
Fターム (4件):
4M109AA01 ,  4M109BA04 ,  4M109DA07 ,  4M109DA10
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (3件)

前のページに戻る